Skip to content

기글하드웨어기글하드웨어

컴퓨터 / 하드웨어 : 컴퓨터와 하드웨어, 주변기기에 관련된 이야기, 소식, 테스트, 정보를 올리는 게시판입니다. 2016년 7월 이전의 글은 다음 링크를 참조하세요. 구 하드웨어 뉴스 / 구 디지털 뉴스 / 구 하드웨어 포럼 / 구 뉴스 리포트 / 구 특집과 정보 / 구 스페셜 게시판 바로가기

Extra Form
참고/링크 https://pc.watch.impress.co.jp/docs/colu...97767.html

작은 칩을 모아 큰 칩을 만든다


무어의 법칙은 3단계가 있습니다. 여러 다이로 구성된 칩을 만드는 모듈화, 칩 설계의 완전 자동화까지 앞으로 반도체 칩이 나아갈 방향은 이 3단계에서 이루어진다고 예측합니다. 지금까지는 반도체 칩의 트랜지스터가 세대마다 두 배로 늘어난다는 2단계에 머물러 있었습니다. 그러나 이제는 무어의 법칙 2단계가 경제적으로 맞지 않아, 3단계의 시대로 넘어가게 됩니다.

 

미국의 과학 기술 발전을 지탱해온 미국 국방 고등 연구 계획국(Defense Advanced Research Projects Agency : DARPA)는 무어의 법칙 3단계를 따르는 사업을 진행 중입니다. 6월에 교토에서 개최된 반도체 기술 학회 2019 Symposia on VLSI Technology and Circuits에서 DARPA의 Bill Chappell(Special Assistant to the Director)는 자신이 이끌고 있는 DARPA의 Microsystems Technology Office(MTO)에 대해 설명했습니다. 

 

무어의 법칙은 인텔의 설립자 중 한 명인 고든 무어가 1965년에 Electronics Magazine에 발표한 Cramming more components onto integrated circuits이라는 논문에서 시작됐습니다. 여기서 고든 무어는 반도체 칩 장치가 두 배로 늘어날 것이라 예측하며, 그게 어떤 영향을 줄 것인지를 이야기했습니다. 이 논문의 예상대로 반도체 칩의 트랜지스터 수는 1~2 년 간격으로 2배씩 늘어났습니다. 무어의 법칙-예측에 따라 반도체 칩의 발전이 계속됐습니다. 

 

1.jpg

 

고든 무어는 무어의 법칙이 기술 뿐만 아니라 경제적인 한계가 될 수도 있음을 깨닫고 있었습니다. 무어의 법칙 3단계에서는 무어의 법칙에 한계가 왔을 때의 전망에 대해서도 이야기했습니다. 커다란 시스템을 따로따로 패키징에 서로 연결한 작은 기능(블럭)으로 바꾸는 게 더 경제적인 방법이 될 수도 있다고 예측한 것입니다. 고든 무어는 무어의 법칙이 계속해서 이어지지 않고 다른 방식의 접근이 나올 가능성도 이미 생각하고 있었습니다. 

 

DARPA의 Bill Chappell은 현재 무어의 법칙이 변곡점(Moore 's Inflection)에 도달했다고 설명합니다. 무어의 법칙이 끝나지 않고, 고든 무어가 에측한 새로운 방식으로 바뀌어 나가고 있다는 이야기입니다. 여기에 맞춰서 DARPA는 전자 혁신의 새로운 계획(ERI, Electronics Resurgence Initiative)을 제시합니다. 여기에는 15억 달러의 예산을 투입합니다. 

 

2.jpg

 

무어의 법칙의 변곡점에 대한 VLSI 심포지엄의 논문 다이제스트

 

3.jpg

 

비슷한 내용을 DARPA ERI 서밋에서도 설명합니다.

 

 

멀티 다이로 나아가는 프로세서 공급

 

현재 인텔, AMD, NVIDIA는 모두 프로세서를 여러 다이에 나누는 멀티 다이 구성을 진행 중입니다. AMD는 하이엔드 CPU의 멀티 다이를 이미 시작했으며 앞으로 3D 스택 시스템도 도입합니다. 인텔도 2.5D로 본격적인 전환을 앞두고 연구를 진행 중이며, 3D 스택의 멀티 다이도 진행합니다. NVIDIA 역시 멀티 다이의 연구를 진해 ㅇ중입니다.

 

4.jpg

 

대형 다이를 쓰는 프로세서를 개발하던 회사들이 일제히 멀티 다이로 향하는 이유는 앞서 말한대로 무어의 법칙이 변곡점을 맞이해서입니다. 지금까지 했던대로 무어의 법칙에 의존해 프로세서 성능을 '경제적으로' 올리기가 어렵습니다. 그래서 경제적으로 프로세서 성능을 높이는 가장 유력한 수단 중 하나인 멀티 다이에 시선을 돌리고 있습니다. 무어의 법칙 3단계의 예측처럼 프로세서를 여러 요소로 나눠 생산하고, 이를 연결해 칩을 만드는 게 경제적인 선택이 될 순간이 오게 됩니다.

 

5.jpg

 

DARPA는 여러 다이로 구성된 칩을 만드는 Common Heterogeneous Integration and IP Reuse Strategies (CHIPS) 프로그램을 추진 중입니다. 지금의 칩은 1개의 큰 다이에 CPU 코어와 다른 유닛이 모두 탑재됩니다. 다른 기능의 칩을 만드려면 새로운 큰 다이를 다시 설계해야 합니다. 이에 비해 CHIPS는 각각의 기능을 별도의 칩렛 다이로 미리 설계해두고, 칩을 만들 때는 여러 칩렛을 모아 하나의 패키지로 통합합니다. 각각의 칩렛은 표준 인터페이스로 연결합니다.

 

 

칩렛 조합으로 칩을 만드는 CHIPS


인텔은 CHIPS의 주요 파트너이자, 개방형 표준 인터페이스 개발에 협력하고 있습니다. CHIPS는 칩 공급 업체들이 표준 인터페이스를 사용해 범용 칩렛과 커스텀 칩렛을 통합해 독특한 제품을 만들 수 있도록 돕습니다. IP는 설계 데이터는 물론이고 칩렛으로고 제공합니다 CHIPS를 도입하면 칩의 설계와 제조 방법이 근본적으로 바뀌게 됩니다.

 

6.jpg

 

CHIPS는 특수한 기능을 탑재한 칩을 비교적 쉽게 만들 수 있습니다. 지금의 거대 다이는 재설계를 할 때마다 1개 칩 전체의 설계와 제조를 진행해야 하기에 범용성이 높은 구조를 지녀야 유리합니다. 반면 CHIPS는 각 칩마다 독특한 칩렛 구성을 넣을 수 있습니다. 거대한 단일 칩보다 경제적으로 유리하니, 특정 기능에 특화된 칩을 만들기 쉽습니다.

 

7.jpg

 

CHIPS가 현실이 되려면 칩렛 인터커넥트가 꼭 필요합니다. 저전력, 광대역, 고밀도, 저비용, 쉬운 제조가 가능한 인터커넥터가 필요합니다. 인터커넥트의 에너지 사용은 1 pJ/bit (picoJoule/bit) 이하, 밀도는 1Tbits/mm 이하를 지켜야 합니다. DARPA가 CHIPS의 파트너로 인텔을 고른 건 인텔이 이미 Embedded Multi-die Interconnect Bridge (EMIB)라는 기술을 갖고 있어서입니다. 

 

EMIB는 TSV 인터포저를 쓰지 않고 고밀도 칩 사이의 배선을 실현합니다. EMIB는 다이 사이의 인터커넥트 부분만 매우 작은 면적의 브릿지 칩에 연결합니다. 다이 사이를 연결하는 작은 FCBGA 기판을 일반 패키지에 넣는데, 지금의 HBM 같은 2.5D 연결에서는 Through Silicon Via (TSV) 홀을 뚫어 실리콘 인터포저를 써서 연결하나 EMIB로 대체가 가능합니다.

 

EMIB는 실리콘 인터보자 저렴하며, 실리콘 인터포저처럼 공간의 제약이 없고, 다이 사이의 인터커넥트 외에는 인터포저를 통과시킬 필요가 없기에 오픈 칩 연결의 신호 품질이 유지됩니다. 그러나 패키지에 보두 신경을 써야하며, 초기 단계에선 수율이 문제가 될 수도 있습니다. 인텔과 패키지 제조사는 이런 문제를 해결하면 CHIPS 프로젝트를 진행 중입니다. 인텔 제품 중에선 서버 CPU에 EMIB를 사용한 칩렛을 추진하고 있습니다.

 

 

여러 프로젝트를 병행하는 ERI
 

8.jpg

 

ERI는 이 외에도 다양한 프로젝트를 진행 중입니다. 칩렛과 반대로 하나의 다이에 수직으로 기능을 통합하는 3D 구조, Three Dimensional Monolithic System-on-a-Chip (3DSoC)가 있습니다.

 

9.jpg

 

로직과 비휘발성 메모리를 적층한 원칩 시스템을 목표로 하는데, 로직에는 탄소 나노 튜브 FET(CNEFT), 그 위에 4GB의 ReRAM 메모리를 적층하는 프로젝트입니다.

 

FRANC (Foundation Required for Novel Compute)는 메모리 컴퓨팅에서의 변화입니다. 기존의 컴퓨터 아키텍처에선 데이터를 프로로세싱 영역까지 운반해야 하며, 데이터 양이 늘어날수록 데이터 트래픽에 전력을 많이 소모합니다. 그래서 아예 메모리에서 컴퓨팅을 수행하는 방법을 고안 중입니다.

 

10.jpg

 

또 다른 프로젝트 중에는 설계 자동화 CRAFT (Circuit Realization at Faster Timescales)가 있습니다. NVIDIA의 rC 17/18 연구용 칩이 이 프로젝트를 통해 실현됐습니다. 

 

11.jpg

 

차트 프로세싱 HIVE (Hierarchical Identify Verify Exploit, 또 초 저전력 설계 N-ZERO도 있습니다. 

 

DARPA는 무어의 법칙이 전환점을 맞아 제 3단계에 접어들었다고 봅니다. 지금까지는 거대한 반도체 칩을 어떻게 만드는지를 연구했으나, 앞으로는 이 근본적인 사상이 바뀔 가능성이 있습니다. 이 새로운 접근 방식을 탐구하는데 많은 투자가 이루어지고 있으며, 인텔, AMD, NVIDIA가 멀티 다이를 시작한 배경에도 DARPA의 이런 연구와 노력이 있습니다.  



  • profile
    title: 컴맹쮸쀼쮸쀼 2019.10.07 02:54
    메모리 안에서 컴퓨팅을 한다는 것은 폰 노이만 구조의 근본적인 메모리 병목 문제점을 해결하겠다는 것이니, 더 이상 폰 노이만 구조라고 부를 수가 없겠지요. 이거야말로 훨씬 근본적인 혁명이니, 어떤 결과물이 나올지 기대됩니다.
  • profile
    벨드록 2019.10.07 11:57
    근데 메모리에서의 컴퓨팅은 아무래도 여러모로 보안적인 측면에서 위험할 가능성이 높아서 가능한 기술이 완성된다고 하더라도 실제 제품으로 출시가 될지 여부는 좀 불투명해보입니다.
    인텔 케이스를 보면 당장에 캐시에서의 보안도 문제가 생기는 상태라서.......
  • profile
    title: 컴맹쮸쀼쮸쀼 2019.10.07 12:21
    적어도 액터 기반 모델로 프로그래밍하는 곳에서는 굉장히 유용할 겁니다. 보안도 만들기 나름일 것이고 말이죠.
  • profile
    Retribute      안녕하세요. 행복한 하루 되세요. https://blog.naver.com/wsts5336     2019.10.07 07:34
    2014~2015년서부터 EMIB와 관련된 얘기가 계속 나왔던거로 기억하는데 그 시점부터 DARPA의 투자가 시작됐던 것인가 보군요

    이제 슬슬 실제품이 나올 때가 된 것 같은데 기대가 많이됩니다.
  • profile
    난젊어요 2019.10.07 10:24
    밀도가 2배씩증가한다는 법칙만 알고있었는데 한계점에 다달을 경우도 있었군요 amd가 멀티다이화로 충실히 따라서 성공해서 아직도 지켜지는 무어의 법칙이네요
  • profile
    title: 문과3등항해사      오늘도 꿈과 희망을 가지고! 맛있는 식사가 기다린다! 2019.10.07 10:49
    이제 1층에서 마천루가 되겠군요
  • ?
    마라톤 2019.10.07 11:06
    좋은 정보 감사합니다. ^_^
  • profile
    kEnyy      라이젠 1600, 조텍 GTX970, ECS A320, Klevv 16GB RAM... 램추가하고시퍼~ 글픽올리고시퍼~! 2019.10.07 12:43
    무어의 법칙이 단순히 용량이 2배로 늘어난다가 아니였군요

    좋은글 감사해요
  • ?
    위네 2019.10.07 18:38
    이기종 통합과 지적재산권 재사용에 관한 표준 전략(Common Heterogeneous Integration and IP Reuse Strategies)을 줄여서 다시 칩(CHIPS)이 되는 이과 작명 재미있어요
  • ?
    아인저 2019.10.08 20:30
    멀티다이라니....다이를 늘린다는 생각은 한번도 해본적 없는터라 신기하네요. 좋은 글 써주셔서 감사합니다.


  1. MSI MEG X570 UNIFY 메인보드

    MSI MEG X570 UNIFY 메인보드입니다. 리얼텍 8125CG 2.5기가비트 랜, 인텔 AX2000 Wi-Fi6(802.11ax) 무선랜을 넣었습니다. 12+2+1페이즈 IR 디지털 전원회로, 8핀 2개의 보조전원, 전원부 방열판, 서버 급 기판, M.2 방열판, 3개의 PCIe 4...
    Date2019.10.07 소식 By낄낄 Reply1 Views283 file
    Read More
  2. ATTO의 썬더볼트 3 연결 25기가비트 랜 어댑터

    ATTO의 썬더볼트 3 연결 25기가비트 랜 어댑터인 ThunderLink NS 3252입니다. SFP28 광모듈용 25기가비트 랜 커넥터 2개 장착, 40Gbps의 대역폭을 지닌 썬더볼트 3로 연결합니다.
    Date2019.10.07 소식 By낄낄 Reply3 Views432 file
    Read More
  3. MSI MS-98M9, 캐스케이드 레이크/10G 듀얼 랜 메인보드

    MSI MS-98M9 메인보드입니다. 인텔 C622/621 칩셋, 싱글 소켓 LGA 3647, 캐스케이드 레이크 기반 2세대 제온 스케일러블 프로세서 지원, ATX 폼펙터. 인텔 칩의 듀얼 기가비트 랜, 듀얼 10기가비트 랜 제공, 6채널 DDR4 6슬롯에 192GB, SA...
    Date2019.10.07 소식 By낄낄 Reply1 Views330 file
    Read More
  4. 인텔 Xe 그래픽, 2020년 6월 발표?

    라자 코두리가 트위터에 올린 사진입니다. ThinkXe, 2020년 6월이라고 써진 자동차 번호판이네요. 인텔 Xe 그래픽이 2020년 6월에 발표되지 않나 추측 중입니다.
    Date2019.10.07 소식 By낄낄 Reply0 Views597 file
    Read More
  5. AMD RX 5500 시리즈 발표

    RX 480 대비 성능은 12% 향상, 전력소모는 30% 감소해서 전성비가 1.6배입니다. *RX 480은 i7-5960X+16GB DDR4 2666, RX 5500은 라이젠 3800X+16GB DDR4 3200 시스템에서 테스트되었다고 하네요. 면적 158mm2, 64억 개의 트랜지스터를 탑...
    Date2019.10.07 소식 By글레이셔폭포 Reply21 Views1183 file
    Read More
  6. PM981의 가성비는 저세상급이네요

      다나와에서 최근에 PM981의 판매순위가 급상승했길래 보니까 가성비가 저세상급이네요 1테라 기준으로 970에보플러스와 비교하면 60%가격에 형성을 하다보니 이쪽으로도 많이 구매하는거 같습니다 삼성의 SW미지원은 그렇다쳐도 AS가 ...
    Date2019.10.07 일반 ByBlackbot Reply47 Views3084 file
    Read More
  7. No Image

    삼성전자, 업계 최초 ‘12단 3D-TSV’ 패키징 기술 개발

    삼성전자가 12단 3D-TSV기술을 개발하였다고 하네요.   같은 공간에 밀도를 50% 올리는 걸 보니 또 외계인 하나를 갈아 넣은 건가요      
    Date2019.10.07 소식 Bydeadface Reply15 Views1359
    Read More
  8. VLSI: 무어의 법칙 3단계. 멀티 다이로 구성된 모듈화

    작은 칩을 모아 큰 칩을 만든다 무어의 법칙은 3단계가 있습니다. 여러 다이로 구성된 칩을 만드는 모듈화, 칩 설계의 완전 자동화까지 앞으로 반도체 칩이 나아갈 방향은 이 3단계에서 이루어진다고 예측합니다. 지금까지는 반도체 칩의 ...
    Date2019.10.07 분석 By낄낄 Reply10 Views1797 file
    Read More
  9. 그래픽 쿨러 속도가 제멋대로 입니다.

    제목과 같습니다. 특정 온도(76도)까지 올라가기 전에는 전혀 쿨러가 작동을 안 합니다.   그래서 와트맨이나 Radeon FanController를 사용해봤지만 부팅 직후 초반에는 전혀 작동을 안 하다가 아까처럼 특정 온도에 도달해서 쿨러가 작동...
    Date2019.10.06 질문 ByEriol Reply7 Views594 file
    Read More
  10. No Image

    5만원 이하 쓸만한 케이스가 뭐가 있을까요?

    제목과 내용이 그대로입니다. 예전에는 J210 해머를 썼었는데, 최근에 해머가 너무 시대에 뒤쳐진것 같기도 하고, 좋아보이는 케이스가 많이 나와서.. 강판두께 적당하고, 팬 이슈 없는놈 추천 조금 부탁드립니다... 감사합니다. 
    Date2019.10.06 질문 By백여우 Reply8 Views727
    Read More
  11. 라이젠 9 3900 테스트, 5.5Ghz 극한 오버클럭

    라이젠 9 3900의 간단 테스트입니다. 12코어지만 65W TDP가 특징인 프로세서지요. 베이스 클럭은 상당히 낮습니다. 3.1GHz. 3900X에서 700Mhz가 줄었습니다. TDP를 65W로 낮춰서 그런 듯. 부스트 클럭은 4.35GHz까지 올라갑니다. 시네벤...
    Date2019.10.05 소식 By낄낄 Reply7 Views1587 file
    Read More
  12. 라이젠 9 3950X, 16코어 수냉 4.3Ghz

    기가바이트의 오버클럭 가이드에 따르면 수냉 쿨러 사용 시, 라이젠 9 3950X를 4.3GHz로 올릴 수 있다고 합니다. 전압은 1.4V. https://www.gigabyte.com/FileUpload/Global/multimedia/2/file/548/988.pdf 아래는 4.3GHz에서의 성능입니...
    Date2019.10.05 소식 By낄낄 Reply6 Views1248 file
    Read More
  13. No Image

    CPU를 더 얇게 만들수록 늘어나는 사이드 채널 공격 방법

    CPU를 구성하는 재료를 더 얇게 만들수록 사이드 채널 공격 방법이 늘어난다는 내용입니다. 프로세서를 구성하는 기판이나 칩 등의 두께를 줄이고 더 얇게 만들면서, 여기에서 나오는 노이즈나 전자파 등을 파악하기 쉬워져, 암호화 키를 ...
    Date2019.10.05 소식 By낄낄 Reply17 Views2407
    Read More
  14. 인텔 수석 데이터 과학자, FBI 고문을 겸직

    인텔의 수석 데이터 과학자인 멜빈 그리어(Melvin Greer)가 FBI의 정보 기술 애플리케이션 / 데이터 사업부 ITADD의 상주 자문위원으로 일합니다. 인텔을 그만두는 건 아니고 겸직입니다. 특별 정부 직원 프로그램을 활용해 정보 기술 부...
    Date2019.10.05 소식 By낄낄 Reply6 Views1006 file
    Read More
  15. No Image

    msi x470 agesa 1.0.0.3 abba 바이오스?

    는 맥스버전만 있었던 것이었읍니다   일반버전은 소식이 없군요   구모델은 버린걸까요  
    Date2019.10.05 소식 By타이키 Reply10 Views473
    Read More
목록
Board Pagination Prev 1 ... 3 4 5 6 7 8 9 10 11 12 ... 773 Next
/ 773

최근 코멘트 30개

지원아이앤씨
MSI 코리아
쓰리알시스템

공지사항        사이트 약관        개인정보취급방침       신고와 건의


기글하드웨어는 2006년 6월 28일에 개설된 컴퓨터, 하드웨어, 모바일, 스마트폰, 게임, 소프트웨어, 디지털 카메라 관련 뉴스와 정보, 사용기를 공유하는 커뮤니티 사이트입니다.
개인 정보 보호, 개인 및 단체의 권리 침해, 사이트 운영, 관리, 제휴와 광고 관련 문의는 이메일로 보내주세요. 관리자 이메일

sketchbook5, 스케치북5

sketchbook5, 스케치북5

나눔글꼴 설치 안내


이 PC에는 나눔글꼴이 설치되어 있지 않습니다.

이 사이트를 나눔글꼴로 보기 위해서는
나눔글꼴을 설치해야 합니다.

설치 취소