인텔 카비레이크-G의 불가사의

 

인텔은 스택 구조의 DRAM인 HBM2를 CPU 패키지에 통합한 카비레이크-G를 올해 안에 출시합니다. 기존의 eDRAM 버전 CPU와 마찬가지로 CPU 패키지에 HBM2의 DRAM을 패키징했습니다. 그러나 일부는 큰 차이가 있습니다. 지금 나온 소문대로, 여기에 들어가는 GPU 코어는 인텔 내장 그래픽이 아니라 다른 회사의 GPU입니다.

 

인텔이 AMD GPU를 CPU 패키지에 통합한다는 이야기는 얼마 전부터 돌고 있었습니다. 보드 제조사뿐만 아니라 소프트웨어 개발자도 '다른 회사의 GPU와 HBM2를 탑재하는 G 모델 카비레이크가 나온다'고 설명하고 있습니다. 사실 인텔은 작년 상반기에 메모리와 업계 관계자에 설명하면서 2017년에 HBM2를 쓰지 않는다고 밝힌 바 있습니다. 그 후 HBM2의 채용 계획 변경과 함께 AMD GPU를 도입한 카비레이크-G가 등장합니다.

 

카비레이크-G의 패키지에는 쿼드코어 카비레이크 다이와 AMD의 GPU 다이, 그리고 HBM2가 1스택 탑재된다고 합니다. HBM2 스택 다이가 몇 층인진 알 수 없으나, HBM2는 전체 대역을 실현하려면 최소 2 다이 적층이 필요하니 2~4다이로 추측됩니다. 메모리 용량으로는 2GB나 4GB 중 하나가 됩니다.

 

 

2 스택으로 전체 대역을 실현하는 HBM2

 

 

2 스택 전체 대역을 실현하는 HBM2 메모리 채널의 개요
 

 

2 다이 스택 HBM2 메모리 용량

 

 

삼성의 HBM2 다이

 

카비레이크 다이와 AMD GPU 다이는 온 패키지의 PCI-E로 연결된 듯 합니다. 또 AMD GPU 다이와 HBM2 스택 사이는 인텔의 새로운 2.5D 솔루션인 Embedded Multi-die Interconnect Bridge (EMIB)로 연결된다고 볼 수 있습니다. EMIB는 작은 실리콘 조각을 이용한 초고밀도 배선으로 기존보다 저렴하게 HBM2의 구현을 가능하게 합니다.

 

인텔은 지난해 상반기만 해도올해 HBM2를 도입할 생각이 없었습니다. 2018년까지는 eDRAM이 인텔 메인스트림 PC의 유일한 메모리 통합 솔루션이 될 예정이었습니다. 인텔 실리콘의 일정을 보면 HBM2를 지원하는 CPU 다이의 출시가 2018년이기 때문입니다. 이것이 AMD 다이 도입으로 앞당겨진다고 생각하면 매우 이례적인 상황입니다.

 

물론 CPU 제품 경쟁력 강화를 위해 충분히 가능한 행보입니다. 그러나 원래 카비레이크-G가 경쟁할 상대는 AMD의 APU (Accelerated Processing Unit) 레이븐 릿지(Raven Ridge) 세대가 될 예정이었습니다. 하지만 HBM2과 EMIB의 도입을 촉진하기 위해 상품화된다고 생각하면 납득이 갑니다.

 

EMIB은 벌써 인텔 파운드리 서비스로 제공되고 있으며 알테라 FPGA의 옵션이기도 합니다. 그러나 소비자 제품의 양산은 아직 시작되지 않았습니다. EMIB과 HBM2 플랫폼을 가능한 빨리 시작하는 것이 양산 데이터 누적에는 유리할 것입니다. 카비레이크-G가 인텔 패키지 기술의 시험적인 제품이라 생각하면 여러 의문이 풀립니다.

 

 

인텔 2.5D 패키지 전략에 앞장선 카비레이크-G

 

카비레이크-G에는 3가지 큰 의미가 있습니다. 하나는 인텔이 2.5D 패키징 솔루션을 본격적으로 택한다는 것. 2.5D, 즉 하나의 칩 패키지 안에 여러 개의 칩 다이를 넣는 방식의 적층 기술입니다. 지금까지도 패키지에 여러 다이를 넣는 MCM (Multi-Chip Module)은 인텔도 여러 제품이 있었으나, 이번의 2.5D는 지금까지와는 이야기가 다릅니다.

 

 

이번 카비레이크-G는 HBM2을 채용하여 여러 다이를 광대역 인터페이스로 연결합니다. HBM2 1024비트 인터페이스로 연결하면서 2Gtps로 작동 시 1스택 당 256GB/sec의 대역폭을 제공합니다. 고밀도 배선에 연결해 다이 사이의 광대역 연결을 2.5D로 구현한다는 게 이번 흐름입니다.

 

 

DRAM의 메모리 대역 로드맵

 

 

위는 기존의 MCMM. 중앙이 HBM의 실리콘 인터포저 솔루션. 아래가 인텔의 EMIB.

 

우선은 HBM2 메모리로 시작하나 인텔은 메모리 외에도 커뮤니케이션 기능 다이 등, 다른 다이를 CPU 다이와 광대역 연결하는 것을 목표로 하고 있습니다. 카비레이크-G는 그 첫 시도가 되는 칩입니다. 실제로 인텔은 이러한 다이 통합 계획을 발표하고 있습니다. 가까운 미래엔 인텔 칩에서 여러 다이가 고밀도 배선의 2.5D로 패키징된 SIP (System in Package)가 일반적인 제품이 될지도 모릅니다.

 

 

인텔이 발표한 앞으로의 SIP 통합 술루션 구상

 

두번째는 인텔의 PC 프로세서가 메모리 대역 제역에서 해방된다는 것입니다. 인텔과 AMD는 CPU 코어와 GPU 코어의 통합을 진행하고 있으나 현재 DDR4 등의 메모리 모듈형 솔루션은 GPU 코어에 쓰기에 메모리 대역이 충분하지 않습니다. 하지만 CPU는 메모리 용량과 비용, 증설에서 유리한 DRAM 모듈을 버리기가 어렵습니다. 그래픽카드 GPU와 같은 수준으로 메모리 대역폭을 확장 할 수 없다는 데 메인스트림 CPU의 약점이 있었습니다.

 

그러나 인텔의 패키지 기술 EMIB은 저비용 스택 구조의 DRAM의 구현을 가능하게 합니다. 초 고밀도 배선으로 몇백GB/s의 대역폭 메모리를 실현할 수 있습니다. 따라서 메인스트림 그래픽카드 GPU 수준의 메모리 대역폭을 메모리 모듈 기반의 CPU에서 실현하는 것이 가능해집니다. 메모리 대역폭 때문에 성능이 제한되지 않고 내장 GPU 코어를 대형화할 수 있게 됩니다. 이것은 미래에 예상되는 신경망 가속 코어의 CPU에 통합에도 중요한 요소가 됩니다.

 

세번째는 메모리 / 스토리지 계층의 변화가 시작된다는 것입니다. 카비레이크-G는 여전히 그래픽카드의 GPU 다이를 사용합니다. 그러나 인텔은 본 의도는 CPU에 HBM2 인터페이스를 통합한다는 데 있습니다. 그때가 되면 EMIB에 연결된 HBM2는 CPU의 메모리 / 스토리지 계층의 일부에 완벽하게 통합됩니다.

 

새로운 메모리 / 스토리지 계층에서 메모리 대역폭은 온 패키지의 스택 구조 DRAM이며, 메모리는 DIMM 소켓의 DRAM 모듈로 DIMM 슬롯에 비휘발성 메모리 모듈을 장착해 더 큰 메모리 어드레스를 탑재 가능합니다. 따라서 기술 혁신이 카비레이크-G에서 시작될 것이라 추측됩니다.

 

 

AMD의 움직임에 대항해 시작한 인텔 광대역 메모리 계획

 

광대역 메모리를 CPU에 통합한다는 측면에서 카비레이크-G에는 복잡한 사정이 있습니다. 광대역 DRAM을 CPU 패키지에 넣는 건 AMD가 먼저 시도한 것입니다. AMD는 CPU와 GPU의 통합을 진행하면서 메모리 대역폭이 문제가 된다고 생각해 DRAM 제조사와 HBM 스택 구조의 DRAM 개발을 진행했습니다. 당초 AMD의 구상에서는 고급형 GPU 뿐만 아니라 메인 스트림 GPU와 APU에도 HBM을 먼저 도입할 예정이었습니다.

 

반면 인텔은 자신들과 밀접한 관계에 있는 마이크론 테크놀러지의 스택 구조 DRAM인 HMC에 기울여진 상황이었습니다. HMC는 그 성격상 서버와 하이엔드 그래픽의 솔루션이 될 것이었으며, HBM은 더 저렴하고 HMC와는 다른 계층이 될 계획이었습니다. 따라서 인텔은 HMC와는 별도로 메인 스트림 PC에 적용할 수 있는 광대역 메모리 솔루션을 필요로 했습니다.

 

그래서 인텔은 자사 기술로 개발한 eDRAM을 사용해 광대역의 eDRAM 칩을 자체 생산하여 CPU 패키지에 탑재하는 방향으로 나아 갔습니다. 커스텀 eDRAM으로 광대역 고효율 데이터 전송을 수행하고, 메모리를 많이 차지하는 GPU 코어의 통합을 추진하는 방향입니다. 그러나 인텔의 eDRAM은 DRAM 셀 크기가 크고 뱅크 구성인데다 대용량화가 어렵습니다. 이 eDRAM은 원래 로직 칩에 넣는 것을 목표로 하던 기술로 인텔이 그 채용을 검토한 바 있습니다. eDRAM 다이는 가격 때문에 메모리 용량이 한정되기에 용도도 한정됩니다. eDRAM 다이는 대용량 스택 구조의 DRAM을 보급하기까지 중간에 해당하는 솔루션밖에 되지 않습니다.

 

 

인텔의 eDRAM 아키텍처

 

 

인텔의 2세대 eDRAM 다이. 셀 크기는 0.029제곱um로 매우 큽니다.

 

따라서 인텔은 eDRAM 버전 하스웰을을 도입하는 한편 JEDEC (반도체의 표준화 단체)에서 스택 구조의 DRAM HBM2 표준화에 참여해 HBM2 스펙을 CPU에 쓸 수 있도록 바꿧습니다. 메모리 대역 문제를 해결하기 위해 eDRAM을 HBM2로 바꾼다는 건 인텔이 원래 준비했던 전략입니다. 실제로 인텔은 DRAM 산업에서 HBM2의 채용 계획을 처음부터 설명하고 있습니다.

 

 

HBM2을 준비했지만 인텔 CPU가 준비되지 않음

 

그러나 HBM 규격은 도중에 기반 로직 다이가 필요해 구성 변경에 필요한 비용이 예상보다 늘었습니다. 또한 TSV(Through Silicon Via)의 가격이 계획대로 줄어들지 않았습니다. 가격 때문에 보급되지 않고, 생산 수가 한정돼 가격이 내려가지 않는다는 악순환에 빠지게 됩니다.

 

 

TSV를 사용하는 현재의 HBM 구현

 

이 상황에서 DRAM 업계는 TSV 인터포저를 사용하지 않는 HBM 솔루션을 모색하고 있었습니다. 조밀한 배선이 가능한 인텔 EMIB는 HBM에 바로 응용할 수 있는 기술입니다. 작은 실리콘 조각만 사용하는 EMIB는 큰 실리콘 다이에 TSV 기술을 사용하는 TSV 인터포저에 비해 훨씬 저렴하게 만들 수 있습니다. 저렴한 EMIB를 사용하면 TSV 인터포저 때문에 메인스트림 CPU에 쓸 수 없었던 HBM을 보급형으로 가져올 수 있습니다. TSV 인터포저를 대체할 기술은 그 외에도 개발 중이나 인텔의 EMIB은 가장 유력한 기술 중 하나입니다.

 

 

2개의 다이 사이를 작은 실리콘 브리지를 사용하는 고밀도 배선

 

 

실리콘 브릿지 자체는 TSV 기술을 사용하지 않음

 

 

기존의 TSV 인터 포저와 비교하면 제조가 간단한 EMIB 브릿지

 

 

 

조립도 편리한 EMIB

 

인텔은 이렇게 우선 HBM2의 스펙 책정에 참가하고 HBM2를 메인 스트림 PC에 채용 가능한 규격으로 만들었습니다. 그리고 HBM2를 기존보다 낮은 비용으로 통합한 EMIB을 실용화했습니다. HBM2도 생산이 순조롭게 시작했습니다. HBM2 채용이 무르익어가는 가운데, 계획대로 되지 않은 것이 하나 있었으니 인텔 자신의 HBM2 지원 칩입니다. 

 

HBM2 인터페이스를 구현하게 되면 CPU의 다이는 현재와는 다른 다이를 새로 설계해야 합니다. 인텔 CPU의 개발주기는 시간이 걸릴 뿐만 아니라 인텔 CPU의 로드맵이 자주 바뀌어 HBM2 대응이 좀처럼 힘든 상황이 됐습니다. 따라서 HBM2과 EMIB이 준비됐음에도 인텔이 이를 활용할 수 있는 칩(FPGA 제외)은 없는 상태였습니다.

 

카비레이크-G는 이 딜레마를 해결할 방법이라고 볼 수 있습니다. 다른 회사의 다이를 사용하면 보다 빠르게 EMIB 기반 HBM2 메모리 솔루션을 시작할 수 있습니다. 이로서 다음 단계에서 해당 기술을 널리 보급시킬 수 있습니다. 인텔의 메모리 전략에서 보면 카비레이크-G가 나온 이유를 알 수 있습니다.

 

그럼 나오는 질문은 당연히 AMD가 얻게 될 이익은 무엇이냐는 것입니다. AMD에게 상응한 댓가가 없다면 이토록 이상한 제품의 계획은 실현되지 못할 것입니다. 예를 들어 AMD가 인텔의 EMIB 기술 패키징을 쓴다는 것도 추측할 수 있습니다. 어쨌건 현재 초점이 되는 건 프로세서 그 자체가 아니라 패키징 기술과 광대역 메모리며, 카비레이크-G의 이면에선 이 부분의 인텔 행보를 간파할 수 있습니다.