국제 메모리 워크숍(2022 IEEE 14th International Memory Workshop. IMW 2022)이 독일 드레스덴에서 3년만에 오프라인으로 진행됐습니다. 

 

 

투고된 논문을 보면 강유전체 메모리가 24%, 자기 메모리와 플래시 메모리가 18%, 비휘발성 메모리 응용이 13%, 저항변화 메모리가 11%, 상변화 메모리와 기타 메모리가 8%를 차지했습니다. 

 

 

키오시아는 1개의 3D 낸드 플래시 셀에 7비트의 데이터를 저장하는 기술을 개발했습니다. 작년에는 6비트였는데 올해는 그보다 1비트 늘었네요. 

 

 

작년 발표와 마찬가지로 실온이 아니라 77k의 극저온에서 나온 성과입니다. 데이터 읽기 노이즈를 줄이기 위해선 온도를 낮춰야 합니다. 그리고 채널 재료는 다결정 실리콘에서 단결정 실리콘으로 바꿔 전기 저항을 줄였습니다. 또 셀 트랜지스터의 임계값과 누설 전류 등을 줄였습니다. 그래서 쓰기/읽기 게이트 전압의 편차를 줄이고 7비트에 해당하는 128단계 게이트 전압을 기록하고 판독해 낼 수 있었습니다. 

 

 

 

마이크론은 232단 3D 낸드 플래시를 발표한 바 있습니다. 지금은 수직 방향으로 적층을 하며 가로나 세로 방향의 밀도 향상은 크지 않으나, 에칭 홈을 넣는 간격을 넓혀 밀도를 높이려는 시도가 계속되고 있습니다. 지금까지 4개의 채널마다 홈을 넣던 걸 9개의 채널마다 넣는 걸로 바꾸면 밀도가 14% 오릅니다. 9개보다 더 늘려봤자 밀도 향상 효과는 크지 않습니다. 또 채널 폭을 줄이고 채널 피치를 짧게 해서 밀도를 높이려는 시도도 있습니다. 이건 리소그래피와 에칭의 개선이 필요합니다.

 

메모리 셀을 수직으로 적층할수록 채널 에칭이 어려워집니다. 그래서 각 층(티어)를 얇게 만들어 높이 증가 폭을 줄이려는 시도도 있습니다. 하지만 티어를 얇게 줄이면 워드라인의 기생 저항과 기생 용량이 늘어나기에 쓰기/읽기가 느려집니다. 또 지나치게 얇아지면 인접한 셀 사이에서 전기 간섭이 커집니다. 

 

 

 

지금은 CMOS 로직 회로와 메모리 셀 어레이를 적층해서 저장 밀도를 향상시키고 있습니다. 하지만 이 방법은 CMOS 로직 회로가 메모리 셀 어레이 생산에 필요한 고온 처리에 노출되기에, 동작 속도를 높이기 어렵다는 단점이 있습니다. 그래서 로직과 메모리 셀을 따로 만들어 합치는 방법을 고안하고 있습니다.