전자 직접 회로의 신뢰성에 관한 국제 심포지엄(International Symposium on Reliability)의 내용입니다. 

 

 

소프트웨어가 하드웨어 보안을 위협

 

키노트 강연에선 네트워크 장비 업체 1위인 시스코 시스템의 Charles Slayman이 하드웨어 보안 위협과 반도체 소자의 신뢰성에 어떤 관련성이 있는지를 설명했습니다. 특히 사용자의 응용 프로그램 소프트웨어가 하드웨어의 보안을 위협하는 최근의 화제를 소개했습니다.

 

여기에서 다룬 문제는 마이크로 프로세서의 보안 취약점인 멜트다운과 스펙터, 그리고 DRAM의 보안 문제 Row Hammer입니다.

 

멜트다운을 악용하면 공격자가 사용자 응용 프로그램(악성 프로그램을 내장한 응용 프로그램)을 통해, 원래는 읽지 못하는 OS(커널) 영역 메모리 데이터(캐시)를 가져올 수 있습니다. 스펙터를 악용하면 공격자가 악의적인 프로그램을 정상적인 응용 프로그램에서 불러와, 정상적인 응용 프로그램이 사용하는 메모리 데이터나 커널 영역의 메모리 데이터를 검색할 수 있게 됩니다.

 

멜트다운과 스펙터는 모두 프로세서의 성능을 향상시키는 방법인 예측 실행 기술의 허점을 노린 취약점입니다. 반도체 장치의 신뢰성과는 별로 관계가 없습니다. 반면 DRAM과 관련된 로우 해머는 DRAM의 신뢰성 저하가 보안 위협과 밀접한 관련이 있습니다.

 

 

DRAM 불량 모드가 보안 위협에 직결

 

 

로우 해머에 대한 소개는 2014년 12월에 https://gigglehd.com/zbxe/12225653 소개한 바 있습니다. 특정 행의 주소(Row 주소)를 연속해서 사용하면, 인접한 행 주소의 데이터가 전기적인 간섭에 의해 바뀌거나 판독하지 못하는 현상입니다. 제조 공정 미세화에 따라 인접한 셀 캐패시터의 전기적인 결합이 커지면서 이런 불량이 생겼습니다. 

 

이게 전부라면 데이터 불량, 즉 신뢰성의 문제지만 2015년 3월 9일에 Google Project Zero가 로우 해머를 악용한 사용자 응용 프로그램이 보안에 위협을 줄 수 있음을 발표하면서 사정이 달라졌습니다. 

 

 

공격자가 로우 해머를 사용해 주소 데이터를 바꾸면 샌드박스에서 금지된 명령을 실행할 수 있게 되거나, 실행 모드의 권한을 획득할 수 있게 됩니다. 특히 Double Row Hammer는 공격 대상의 행 주소(n)과 그 양 옆의 행 주소(n+1과 n-1)에 순차적으로 접근하는 공격이 효율적이며 위협도 크다고 합니다. 

 

이런 보안 문제를 해결하기 위해 DDR4 DRAM에서 로우 해머로 간주되는 액세스가 발생 시, 리프레시(데이터의 갱신) 간격을 짧게 해 불량 발생을 억제합니다. 반면 DDR3 이전의 DRAM에서 로우 해머를 악용한 공격을 막기 위해선 리프레시 동작 간격을 줄이거나 ECC를 강화하는 방법이 필요합니다. 하지만 리프레시를 자주 하면 대기 상태에서 소비 전력이 늘어나고, ECC를 늘리면 성능이 떨어진다는 문제가 있습니다. 

 

 

신뢰성과 보안 부문 기술자의 교류가 필요 

 

멜트다운과 스펙터, 로우 해머를 악용한 공격을 모두 파악할 수 있을 정도로 하드웨어를 잘 알고 있다면, 악성 프로그램을이 원격으로 네트워크를 통해 정보를 빼내도록 만들 수 있을 것입니다. 여기에서 가장 귀찮은 건 '공격이 있었다는 걸 파악하지 못하는 시스템'입니다. 

 

예를 들어 DRAM의 메모리 데이터에 오류가 발생하면 오류 감지 회로가 없는 메모리 서브 시스템에서 오류를 파악하지 못합니다. 또 프로세서같은 논리 회로의 오류 발생은 감지하기가 매우 어렵습니다. 그리고 오류의 발생을 시스템 레벨에서 무시될 수 있습니다.

 

로우 해머 같은 신뢰성 취약점을 보안 취약접에 결합하는 건 반도체 신뢰성 커뮤니티에서 차마 상상하지 못한 일입니다. 앞으로 반도체 신뢰성 기술자 커뮤니티와 시스템 보안 기술 커뮤니티가 어떤 식으로든 제휴해 나갈 필요가 있습니다.

 

 

반도체 소자의 열화를 고정밀도로 실시간 모니터링

다음은 초청 강연의 일부입니다. 우선 반도체 장치의 성능 저하를 정밀하게 모니터링하는 회로의 해설입니다. 이 회로는 반도체 소자의 열화에 의한 성능 저하를 고해상도로 실시간으로 감지해 고정밀도로 디지털 출력한다는 특징을 갖고 있습니다. 미네소타 대학의 Chris H. Kim 교수가 강연을 맡았습니다.

 

김 교수의 연구팀은 이 모니터링 회로를 Slicon Odometer라고 부릅니다. Odometer는 자동차 계기판에 달린 총 주행 거리를 가리킵니다. Odometer가 자동차의 수명을 나타내는 기준이 되는 것처럼, 실리콘 오도미터는 반도체 장치의 수명을 나타내는 기준이 됩니다. 

 

실리콘 오도미터의 기본 원리는 전자 회로의 기본 지식을 갖춘 사람이라면 매우 알기 쉽습니다. 2개의 링 발진소자를 조합해 주파수의 발진 신호를 감지, 카운터로 측정하는 방법입니다. 여기에서 한쪽 발진 회로는 반도체 장치의 실제 작동 조건과 같은 스트레스를 주고, 다른 한쪽은 스트레스를 전혀 주지 않습니다. 이러면 스트레스에 의해 트랜지스터 성능이 떨어진 발진 회로의 동작 주파수는 시간이 지날수록 떨어집니다. 즉 2개의 링 발진기에서 나오는 발진 주파수 차이가 커집니다. 이를 계산해 열화 수준을 파악합니다. 

 

 

그러나 이것만으로는 매우 높은 정확도를 얻기란 어렵습니다. 여기에선 링 발진기를 배열함과 동시에 위상 비교와 주파수 카운터를 결합, 기존보다 50배 높은 주파수 해석 성능을 얻어냈습니다. 

 

이 강연에선 실리콘 오도미터의 기본 원리를 설명하고, 개선된 버전과 파생 버전을 소개했습니다. 실리콘 오도미터의 기본 회로는 MOSFET의 게이트 전압 변화에 따라 성능 변화를 감지합니다. 핫 캐리어 주입(HCI), 바이어스 온도 불안정성(BTI), 시간 의존 절연 파괴(TDDB)까지 MOSFET의 장기 신뢰성을 덜어트리는 불량의 영향을 감시합니다.

 

이런 스트레스는 전원 전압이 떨어지면 약해집니다. 기존에는 스트레스를 주는 링 발진기만 배열로 묶었으며, 그 수도 3개로 적었습니다. 전원 전압의 저하에 맞춘 오도미터는 스트레스가 없는 링 발진기 배열까지 넣어 발진 주파수의 변화에 따른 편차 평균을 내 정확도를 높였습니다. 또 트랜지스터 뿐만 아니라 배선의 열화, 구체적으로는 금속 배선의 일렉트로 마이그레이션에 의한 저항의 변화를 감지하는 실리콘 오도미터도 개발했습니다.

 

 

김 교수의 연구 그룹이 개발한 실리콘 오도미터는 이미 수많은 반도체 제조업체와 전자기기 제조사가 사용, 반도체 실리콘 다이에 통합했습니다. IBM, 글로벌 파운드리, 인텔, 텍사스 인스트루먼트, 퀄컴, 시스코 시스템 등의 회사가 있습니다.

 

 

장기 신뢰성에 영향을 주지 않고 고속/저전력을 실현하는 바이어스 기술

다음은 마이크로 컨트롤러(MCU) 업체인 STMicroelectronics의 초청 강연입니다. 강사는 STM의 Souhir Mhira. SoC(Sytem on a Chip)와 MCU에서 쓰는 2종류의 고속/저전력 기술을 비교하고 장단점을 설명했습니다. 회로의 전원 전압을 최적으로 제어하는 기술(AVS : Adaptive Voltage Scaling)과 회로에 최적의 바이어스 전압을 주는 기술(ABB : Adaptive Body Bias)이 있습니다.

 

잘 알려진대로 MOSFET의 성능(전류 구동 능력)은 전원 전압과 게이트 전압의 차이로 결정됩니다. 그 차이가 커지면 MOSFET의 성능은 향상됩니다. 즉 회로가 빨라집니다. 그러나 전원 전압에 비례해 소비 전력은 제곱으로 늘어납니다. 또 성능을 높이기 위해 게이트 전압을 낮추면 대기 전력이 늘어난다는 문제도 생깁니다.

 

 

그래서 최근의 SoC/대규모 마이크로 컴퓨터는 게이트 전압이 다른 MOSFET을 옵션으로 제공하고, 회로의 부하에 따라 최적의 게이트 전압 트랜지스터를 선택할 수 있습니다. 예를들어 게이트 전압이 높은 트랜지스터(저속, 저전력), 게이트 전압이 중간인 트랜지스터(표준), 게이트 전압이 낮은 트랜지스터(고속)을 준비합니다. 여기에 전원 전압을 일정히 인가하면 낭비되는 전력이 생깁니다. 회로의 부하는 항상 변화하기 때문입니다. 부하가 크면 고전압이 바람직하나, 부하가 낮다면 저전압이 낫습니다.

 

따라서 전력 낭비를 줄이면서 회로의 성능을 유지하는 전원 바이어스를 만들어야 합니다. 그게 AVS와 ABB입니다.

 

 

AVS(Adaptive Voltage Scaling)는 전원 전압을 낮춰 불필요한 전력 소비를 줄입니다. 고속 트랜지스터 회로의 소비 전력이 20% 줄어들고, 저속 트랜지스터 회로 속도가 10% 향상됩니다.

 

 

ABB(Adaptive Body Bias)는 회로에 바이어스 전압을 제공해 중속/저속 트랜지스터 회로 속도를 높입니다. 구체적으로는 20% 정도 속도가 향상될 것으로 기대됩니다.

 

 

AVS와 ABB에는 각각 장단점이 있습니다. AVS는 소비 전력을 낮추고 속도를 높입니다. 그러나 전압 레귤레이터에 피드백 회로가 필요합니다. 전압 레귤레이터 회로가 외부에 있다면 이 부담은 적지 않습니다. 따라서 대규모 고성능 프로세서 전압 레귤레이터를 프로세서와 같은 패키지나 실리콘 다이에 통합하는 경향이 있습니다. 또한 트랜지스터의 수명을 결정하는 요인 중 하나인 바이어스 온도 불안정성(BTI)이 전원 전압의 값에 따라 변화합니다. 전압이 높으면 열화가 발생합니다.

 

ABB는 전력 절감보다 속도를 높이는데 기여합니다. 그리고 BTI 수명은 바디 바이어스 전압의 영향을 받지 않습니다. 하지만 바디 바이어스 전압 레귤레이터 회로를 동일한 실리콘 다이에 생성해야 합니다. 또 바디와 기판을 전기적으로 분리해야 합니다. 대량의 CMOS 회로보다 FDSOI의 CMOS 회로에 적합한 편입니다. FDSOI는 바디와 보드가 원래 전기적으로 분리돼 있습니다.