브로드웰 패밀리는 아직 코어 M(Broadwell-Y)만 발표됐으나 앞으로는 기존대로 서버까지 모든 범위로 제품이 출시됩니다. IDF에서는 아직 발표되지 않은 고성능 버전의 예로 아래 쿼드코어 버전이 나왔습니다. 하스웰처럼 하이엔드 그래픽에선 eDRAM 버전이 나옵니다.

브로드웰-Y의 다이 레이아웃

쿼드코어 브로드웰의 개념

명령 실행 효율인 IPC(Instruction-per-Clock)이 기존보다 향상되고, 부동 소수점 연산과 벡터 실행 레이턴시가 줄어듭니다. 아이들 시 전력은 60% 줄어들며 액티브 전력은 30% 줄어듭니다. PCH(Platform Controller Hub)의 전력 관리는 보다 섬세하게 이루어지며 통합 전압 조정기(IVR)의 실장 형태도 달라집니다. CPU 코어는 마이너 체인지지만 GPU 코어는 마이크로 아키텍처가 크게 변해 지원하는 API도 확장됩니다. GPU에서 무엇보다 중요한 건 공유 가상 주소 영역을 하드웨어에서 지원해 CPU 코어와 GPU 코어 사이의 데이터 교환이 쉬워졌다는 것입니다.

브로드웰의 다이를 하스웰과 비교해보면 그것을 잘 알 수 있습니다. 아래 그림에서 윗부분은 4 CPU 코어+GT2 GPU 코어의 하스웰, 아래가 브로드웰-Y에서 2 CPU 코어+GT2 GPU 코어입니다. 같은 구성의 비교는 아니지만 하스웰에서 브로드웰로 가며 크기가 얼마나 줄어드는지 잘 나타납니다.

하스웰 4+2와 브로드웰 2+2의 다이 비교

이를 부분별로 보면 아래 그림처럼 됩니다. CPU 코어와 2MB의 LL 캐시 슬라이스 다이 영역은 22nm 하스웰부터 14nm 브로드웰까지 거의 50%로 축소됐습니다. 브로드웰의 CPU 코어 마이크로 아키텍처 확장은 크기 않아 로직과 SRAM이 공정 미세화 비율에 맞춰 작아지는 것으로 나타났습니다. GPU 코어는 같은 GT2 등급이지만 구조적으로 확장돼 다이 지역은 69%입니다. 이 비율만 봐도 브로드웰이 CPU보다 GPU 확장에 무게를 둔 세대임을 알 수 있습니다.

하스웰 4+2와 브로드웰 2+2의 다이를 부분별로 비교

시스템 에이전트와 I/O 영역의 축소율은 57%인데 축소율이 낮은 I/O 영역이 포함되서 그렇습니다. DRAM 인터페이스 역시 63%로 축소율이 낮습니다. 브로드웰의 하스웰 패밀리 다이와 비교하면 아래와 같습니다. 브로드웰-Y의 구성에 맞는 건 하스웰 2+2로 이 두가지를 비교하면 다이가 62%로 줄어듭니다.

다이 레이아웃

브로드웰은 2+2구성에서 더 높은 TDP(Thermal Design Power)도 커버하기 위해서 이 이상 다이를 줄이긴 어렵다고 봅니다. 거꾸로 말하면 GPU 구역을 늘린 건 발열의 관점에서 보면 당연한 흐름입니다. CPU가 차지하는 구역을 늘리면 다크 실리콘이 생기기 때문입니다.

CPU 마이크로 아키텍처는 소폭 개량

브로드웰의 CPU 코어 마이크로 아키텍처 확장으로서는 아웃 오브 오더 스케줄러 엔트리가 60에서 64로 확장됐습니다. 이 엔트리는 네할렘이 36, 샌디브릿지가 54로 제법 확장됐습니다. 또 스토어 포워딩도 더욱 빨라졌습니다.

L2 통합 TLB(Translation Lookaside Buffer)는 4KB와 2MB 페이지가 1K엔트리에서 1.5K엔트리로 확장됐습니다. 또 새로 1GB 페이지 L2 TLB가 16개 항목이 마련됐습니다. 분기 주소 예측 기능의 정확도도 개량됐습니다.

인텔은 연산 성능을 오랬만에 올렸습니다. 부동 소수점 곱셈은 그동안 5사이클 레이턴시에서 3사이클 레이턴시로 줄었습니다. 계산은 Radix-1024 나눗셈 유닛의 레이턴시가 단축되고 산출량도 늘었습니다. 또 하스웰에 추가된 Gather 명령도 생성하는 uOPs가 최대 60% 향상됐습니다. 이 밖에 암호화와 보안은 새로운 명령이 추가됩니다.

재미있는 기능은 프로세서의 실행 트레이스를 자동으로 메모리에 써내는 Intel Processor Trace 모니터링 기능이 더해졌다는 것입니다. 또 좀처럼 사용할 수 없는 Transactional Synchronization Extensions(Intel TSX)에 대해서도 새로운 명령이 추가됩니다.

전압 조정기는 인덕터만 도터 보드에

인텔 CPU 전력 절약 기술의 핵심인 통합 전압 조정기(IVR:Integrated Voltage Regulator)은 브로드웰에서 큰 변화가 있었습니다. 하스웰에선 IVR의 인덕터를 CPU 패키지 배선층에 생성하지만 브로드웰에서 인덕터는 CPU 패키지 아래 도터보드 3DL 몯률로 옮겨갔습니다. 하스웰 CPU 패키지의 뒷면에 있던 둥근 트레이스가 사라지고 브로드웰-Y에선 아래의 도터보드가 나오게 됐습니다. 

하스웰의 IVR은 온 다이에 장착된 DC-DC 컨버터와 고밀도 MIM(metal-insulator-metal) 캐패시터, 그리고 Package trace inductor로 구성됩니다. IVR의 유닛 중 인덕터 부분만 다이가 아니라 패키지에 있습니다. 다이와 패키지를 모두 사용하는 통합입니다.

인텔은 MIC 아키텍처에서 소프트웨어 제어 공유 가상 메모리(SVM:Shared Virtual Memory)을 도입했지만 브로드웰의 경우 하드웨어 제어입니다. 소프트웨어 제어로 정밀도가 큰(페이지 기준) SVM과 다르게 브로드웰에선 캐시 라인 단위로 정확도가 낮은 SVM을 지원하며 GPU와 CPU사이는 아톰 오퍼레이션에서 동기화합니다.

또 브로드웰에선 하드웨어 기반의 메모리 일관성 시스템을 갖추고 있어 CPU와 GPU 양쪽에서 캐시를 스누프할 수 있습니다. 이 점에서 GPU 스누프만 가능한 AMD보다 발전된 스펙이라 할 수 있습니다. 다만 인텔도 방대한 업데이트가 발생하는 GPU 캐시에 대한 스누프 트래픽을 줄일 방법은 아직 밝힌 게 없습니다.

공유 가상 주소 영역은 GPU 컴퓨팅의 필수 단계입니다. 이 기능을 통해 브로드웰 이후엔 인텔 GPU 코어를 사용한 범용 애플리케이션의 개발이 한층 쉬워질 것이라 추측됩니다. 이와 같은 기능은 AMD도 APU(Accelerated Processing Unit)의 하드웨어에서, NVIDIA는 소프트웨어에서 구현하고 있습니다. 이 기능의 구현은 인텔이 내장 GPU 코어에서 GPU 컴퓨팅에 적극적임을 보여 줍니다.

브로드웰의 GPU 코어도 하스웰처럼 여러 구성으로 제공됩니다. 현재 밝혀진 것은 GT2의 스펙 뿐이나 GT3이 GT2의 두배 구성이라면 아래 그림처럼 될 것입니다. 부동 소수점 연산 유닛 수는 384유닛(절반인 192유닛은 슈퍼 기능 유닛과 공유)입니다.

브로드웰 GPU 코어의 변형

브로드웰 GPU 코어에 대해서는 IDF 이틀날에 집중 세션이 열렸습니다. 다음에 올라올 글을 기다려 주세요. 참고로 인텔은 2세대 eDRAM에 대한 개요를 올해 6월의 VLSI Symposium(Symposium on VLSI Technology and Circuits)에서 발표한 바 있습니다. 셀 영역 크기는 기존과 달라지지 않기에 eDRAM의 최대 용량도 바뀌지 않을 것이나 대기 전력은 크게 줄어듭니다.

하스웰의 eDRAM 아키텍처. 2세대 eDRAM도 기본 아키텍처는 비슷합니다.