16/14nm 공정 GPU 설계의 핵심인 배선층(메탈 레이어 스택)

GPU는 4년만에 공정 기술의 혁신을 맞이하고 있습니다. 28nm 공정에서 16/14nm의 FinFET 3D 트랜지스터 공정으로 교체되는 것입니다. 지난 몇 년 동안 GPU 발전의 걸림돌이 됐던 프로세스 기술의 정체가 해결되면서 GPU의 큰 약진이 기대됩니다. 그러나 16/14nm 공정의 GPU는 특별한 문제가 있는데 그것은 프로세스 배선층의 구성입니다.

 

GPU는 배선층에 특수한 옵션을 사용합니다. 반도체 공정에서는 배선층을 메탈이라 부릅니다. 가장 아래인 트랜지스터에 가까운 배선이 M1(Metal 1)이고 지금은 M10(Metal 10) 이상의 10개가 넘는 배선 구성이 로직 칩에서 주로 쓰입니다.

 

배선은 아래쪽의 M1에서 M3까지 배선 피치(배선 간격)가 좁은 것이 일반적이며, 위의 배선일수록 피치가 넓어집니다. 가장 피치가 좁은 배선 패턴은 1x로 불립니다. 각각의 배선 패턴은 1x의 배선을 기준으로 1.5 배의 배선 피치는 1.5x, 2배는 2x 같은 식으로 배선 피치에 이름을 붙입니다.

 

28nm 공정의 경우 1x 배선 피치는 일반적으로 90nm인데 이는 배선 끝에서 또 다른 배선의 끝가지 거리를 나타냅니다. 배선 피치가 좁아질수록 배선 폭 자체도 좁아지며 배선과 배선 사이의 간격도 좁아집니다.

 

 

트랜지스터 각 부분의 크기

 

CPU의 경우엔 성능 향상을 위해 배선 저항을 줄여줄 굵은 배선을 메탈 레이어(배선층)에 사용하는 경우가 많습니다. 가장 얇은 1x 피치 배선은 2~3 층으로 한정되는 것이 일반적인 CPU 프로세스입니다. M4보다 위쪽의 배선은 피치가 넓고 배선 폭이 넓은 프로세스를 씁니다. 반면 SoC는 더 조밀한 연결을 요구하는 경우가 많아, 얇은 배선의 비율이 많은 메탈 레이어 구성이 많습니다. 일반적으로 1x가 4층 이상의 배선층에 쓰입니다.

 

 

인텔 14nm 프로세스의 배선층 배선 피치 비교. 왼쪽이 CPU 용, 오른쪽이 SoC 전용의 배선. CPU용은 굵은 배선이 많고 SoC 전용 피치가 좁은 배선이 많이 보입니다. 사실 각각의 배선층은 두께도 다르지만 이 그림에서는 똑같이 그렸습니다. 인텔 배선층의 특징은 M1이 1x보다 넓은 피치를 지닌 배선이란 점입니다

T 모양을 채택 GPU의 배선 스택의 구조

GPU의 경우엔 SoC 전용 배선보다 더 미세한 배선이 많습니다. 일반적으로 배선의 밑바닥 층인 M1부터 M8 층까지 가장 피치가 좁은 1​​x의 배선을 사용합니다. 아래의 그림은 28nm GPU의 메탈 레이어(배선층) 예시입니다. 엄밀하게 말하면 GPU가 아닌 AMD 카리조 APU(Accelerated Processing Unit)의 배선층이지만, 카리조는 GPU의 배선이나 물리적 설계 방법을 APU에 적용한 제품이기에 기본적인 방식은 GPU 와 같습니다. AMD는 GPU 형태를 띤 이런 배선 구성이 T자를 닮았기에 T 모양이라고 부릅니다.

 

 

AMD가 2015년 ISSCC에서 발표한 카리조 배선층의 배선 피치 구성

 

이러한 배선층의 구조는 이전에 볼 수 있었던 것으로 프로세스가 미세화한 후에는 CPU 등의 다른 제품이 단계적으로 배선 피치를 바꾸는 V자형 배선층을 쓰게 됩니다. 지금은 GPU 등 극히 일부만 T자 형의 좁은 배선층을 다양한 구성으로 씁니다.

 

1x 배선 피치의 레이어를 8층 사용하는 GPU의 배선 구조는 20nm 이후의 과정에서 문제가 생깁니다. 그것은 20nm 프로세스 이후는 1x의 배선은 더블 패터닝(Double-Patterning) 기술을 써야하기 때문이입니다. 더블 패터닝은 1층의 패터닝을 두 번의 노광 공정으로 나눠 실시합니다. 따라서 노광 공정의 처리량은 단순 계산해도 레이어 당 절반으로 떨어집니다. 또 패터닝을 두개로 나누고 서로 일관성을 갖고 있어야 하기에 마스크의 생성이 복잡해집니다. 더블 패터닝은 비용과 시간이 필요한 방법일 수밖에 없습니다.

 

GPU의 전통적인 8층 1x 배선을 유지하려면 1x 배선에 더블 패터닝을 사용하는데 이 과정에서 비용이 크게 늘어납니다. 즉 미세화에 따라 비용이 상승하는 문제는 일반적인 SoC보다 GPU가 훨씬 현저하게 나타납니다. 이 문제를 가장 먼저 공개적으로 제기한 것이 GPU 제조사인 것도 이런 이유에서입니다.

 

 

더블 패터닝의 사용을 최소화한 16/14nm GPU

 

 

Joe Macri(Corporate vice president, Product CTO, Corporate Fellow, AMD)

16/14nm 공정의 GPU는 기존의 GPU를 위한 프로세스와는 다른 배선층 구성으로 이 문제를 해결합니다. AMD의 Joe Macri(Corporate vice president, Product CTO, Corporate Fellow, AMD)는 2015년 12월의 Radeon Technologies Group(RTG) Tech Summit에서 다음과 같이 16/14nm 세대의 GPU의 배선을 설명했습니다.

 

"GPU는 (배선) 밀도가 필요하기에 지금까지 배선층의 구조는 T자 모양으로 만들었습니다. 가장 좁은 배선을 가능한 많이 쓰는 구조입니다. FinFET 과정의 GPU는 여전히 배선 밀도가 중요합니다. 그러나 FinFET 공정에서 가장 좁은 배선은 더블 패터닝을 사용하기에 제조 비용이 비쌉니다. 더블 패터닝은 마스크 수가 2배로 늘어나 수율도 떨어지거든요.

 

그래서 우리는 FinFET 용으로 T자 모양에 가까운 다른 배선층을 고안했습니다. FinFET은 M1과 M2 등 최하층의 배선에 더블 패터닝을 써서 가장 피치가 좁은 배선을 넣습니다. 그러나 그 위의 배선층은 단일 패턴에서 가장 좁은 배선을 사용합니다. 더블 패터닝을 써야하는 배선층을 최소화함으로써 비용 증가를 최소화했습니다."

 

기존의 GPU를위한 프로세스와는 달리, FinFET 공정 세대에서는 M1에서 M8까지 8 레이어를 모두 최소 피치 1x 메탈 레이어는하지 않는다. 최소 피치는 M1에서 아마 M3까지의 레이어에 두는 것으로 보인다. 그 대신 그 위에 5 층 정도는 싱글 패턴의 최소 피치 1.25x 배선을 사용 보인다.

 

 

왼쪽이 28nm의 GPU / APU의 배선 피치. 오른쪽은 14 / 16nm의 GPU의 배선 피치의 추정도

파운드리가 제공하는 프로세스의 경우 16/14nm에서 최소한의 더블 패터닝인 1x 배선 64nm 피치, 싱글 패터닝의 최소 배선은 1.25x의 80nm 피치가 나옵니다. M1에서 M3까지 64nm, M4에서 M8가 80nm로 구성됐을 가능성이 높습니다. 보라색 ​​배선이 더블 패터닝을 필요로 하는 배선층입니다. 위 그림의 왼쪽은 28nm의 GPU, 오른쪽이 16/14nm GPU의 추정도입니다. 오른쪽 그림의 M9보다 위쪽 층은 아직 구성을 알 수 없습니다. 왼쪽의 28nm 공정 1x 배선은 90nm입니다.

 

 

GPU 아키텍처에 큰 영향을 주는 배선층 문제

AMD가 잡으려는 GPU의 배선층 구성은 간단명료합니다. 이것이라면 GPU에서도 제조 비용의 증가를 억제할 수 있습니다. 아마도 NVIDIA도 거의 같은 배선 구성을 채용할 것으로 보입니다. 그러나 이 배선층 구성에는 장단점이 있습니다. 그것은 GPU의 다이 면적을 기존 수준만큼 줄이지 못할지도 모른다는 것입니다.

 

GPU에서 1x 피치 배선을 8층 겹친 데엔 이유가 있습니다. 그것은 GPU의 면적당 배선이 매우 복잡하기 때문입니다. GPU 설계자들은 GPU 설계가 배선 지옥이라고 말하곤 합니다. 방대한 병렬 연산 유닛에 엄청난 양의 레지스터, 이를 연결하는 크로스바 스위치와 GPU의 내부 배선으로 꽉 차있습니다. 방대한 배선을 정리하기 위해 GPU는 1x 피치의 배선을 옵션의 상한선까지 반복해 배선층을 채용해 왔습니다.

 

AMD는 예전에 어려운 배선을 완화하기 위해 GPU에 링버스를 썼던 적이 있으나, 성능 때문에 링버스는 2세대만에 포기하고 다시 크로스바 스위치로 돌아온 적이 있습니다.

 

28nm 공정에서 배선 피치는 90nm가 1x이었습니다. 16/14nm의 1x는 64nm니까, 90nm에서 64nm로 오면 71% 축소됩니다. 그러나 M4보다 위쪽의 레이어는 배선 피치가 80nm니 축소 폭이 작습니다. 같은 크기에 배선을 넣으려면 16/14nm 세대에선 효율적인 설계가 어려워집니다. 즉 GPU 다이를 효율적으로 줄이기가 부분적으로 어려워질 가능성이 있습니다.

 

또한 이러한 경향이 앞으로의 10nm/7nm 세대에서도 계속돼 GPU 아키텍처에 영향을 미칠지도 모릅니다. 피치 폭이 좁은 배선을 여러 층 사용하기가 어려워지면서 배선을 줄이는 방향으로 아키텍처를 발전시켜 나갈 필요가 생기기 때문입니다. 앞으론 다시 링버스를 쓸지도 모릅니다.  16/14nm 공정과 후속 GPU 아키텍처는 배선에 관련된 부분이 핵심이 될 것 같습니다.

 

 

각사의 프로세스 기술 로드맵

 
근본적인 해결책은 노광 기술의 혁신이나 현재는 이게 명확하지 않습니다. ArF 노광에서 극자외선을 사용하는 EUV 노광으로 전환하면 노광 공정을 단순화할 수 있게 됩니다. 그러나 EUV 노광은 현재 장비의 가격이 매우 비싸며 처리량도 아주 낮습니다. 10nm는 물론이고 7nm에서도 이를 도입하지 못할 가능성이 높습니다.

 

이렇게 보면 GPU에 있어서 문제가 되는 부분이 앞으로 몇 세대 동안은 해결될 것 같지 않습니다. 따라서 GPU는 프로세스가 미세화됨에 따라 점점 배선 밀도를 높이기가 어려워질 가능성이 높습니다. 그것은 GPU가 배선의 복잡도를 낮추는 구조적인 대응을 하루 빨리 내놓아야 한다는 것을 의미합니다.