저전력 설계를 충당하기 위해 FIVR를 제거

인텔의 새로운 CPU인 스카이레이크에선 절전 기능의 중심이었던 FIVR(Fully Integrated Voltage Regulator. 통합 전압 레귤레이터)가 제외됐습니다. 14nm 세대의 메인 스트림 CPU의 다음 세대인 카비레이크도 FIVR이 탑재되지 않을 전망이라고 하네요. FIVR가 다시 도입되는 건 그 다음 세대인 아이스레이크 이후라고 합니다.

하스웰에 도입돼 우수한 전력 효율을 보였던 FIVR을 왜 스카이레이크에서 분리한 것일가요. 인텔은 지난달에 열린 기술 컨퍼런스 IDF에서 그 이유를 밝혔습니다. 인텔 관계자는 IDF 세션 후 이어진 대화에서 "FIVR를 분리한 이유는 스카이레이크는 저전력 동작에 초점을 맞췄기 때문입니다. 저전력으로 작동시키려 하면 FIVR는 적합하지 않습니다. 그것이 스카이레이크에서 FIVR를 분리한 가장 큰 이유"라 설명했습니다.

스카이레이크 아키텍처의 큰 특징은 더 낮은 전력으로 CPU 아키텍처를 바꿨다는 것입니다. 스카이레이크 세대에선 4.5W의 프로세서 TDP 영역까지 커버합니다. 예전에 아톰이 커버했던 영역을 스카이레이크-Y가 맡게 됐다는 것이죠.

스카이레이크-Y 급의 TDP 범위 제품을 추가하면서 저전력이 스카이레이크에서 더욱 중요한 요사가 됐습니다. 데스크탑 클래스부터 태블릿까지 폭넓은 전력 범위를 커버하는 설계가 필요하며 이를 위해 FIVR이 희생됐습니다. 즉 스카이레이크의 설계 컨셉과 맞지 않아 배제된 것입니다.

설계를 시작했을 때와 실제 스카이레이크의 스펙. TDP 범위는 x3에서 x20로 늘어나 보다 저전력 쪽으로 특화했음을 알 수 있습니다.

스카이레이크 전압

왼쪽이 스카이레이크, 오른쪽이 하스웰의 전압 레귤레이터 아키텍처

낮은 전류량에서 효율이 현저하게 떨어지는 인텔의 FIVR

왜 저전력에는 FIVR이 적합하지 않은 것일까요. 그것은 변환 효율이 크게 떨어지기 때문입니다. 어떤 CPU 제조사에서 절전 기술을 담당하는 아키텍트는 다음과 같이 말합니다.

"인텔이 스카이레이크에서 통합 전압 레귤레이터(IVR)을 제거한 이유는 명확합니다 .IVR가 저전력에선 효율적으로 작동 할 수 없기 때문입니다. IVR을 저렴하게 만들려면 다이(반도체 본체) 외부에 별도의 인덕터를 갖춰야 합니다. 인텔의 경우엔 하스웰에 패키지 트레이스 인덕터를 도입했는데, 이것은 인덕터 값이 매우 낮습니다.

이러한 작은 용량의 인덕터를 고효율로 쓰기 위해선 인텔이 전압 변환 클럭을 매우 높게 유지해야 합니다. 예를 들면 100MHz 수준의 스위칭 클럭(하스웰은 140MHz)이 나와야 하지요. 전압 변환 클럭이 높으면 인덕터가 작을 때도 효율적으로 작동할 수 있습니다.

하지만 저전력으로 구동할 때는 그게 쉽지 않습니다. 1~2A 이하의 전류량은 전압 전환이 어려워질 것입니다. 실제로 낮은 전류량에서 인텔의 IVR은 매우 비효율적입니다. 저전력 구동을 중심으로 CPU를 설계하면 지금의 인텔 IVR은 효율적이지 않습니다. 이것이 가장 큰 이유입니다. "

인텔의 FIVR는 90%에 달하는 전압 레귤레이션 효율을 자랑합니다. 그러나 이것은 최적의 로드 전류일 때의 값입니다. 그렇지 않을 경우 FIVR의 전력 효율은 급격히 떨어집니다. 이것은 인텔이 과거에 발표한 논문에서도 볼 수 있습니다.

하스웰 패키지 트레이스 인덕터

지연 시간이 매우 짧은 하스웰에서의 전압 전환

다양한 로드 전류를 높은 효율로 커버하는 VR 설계의 어려움

아래의 슬라이드는 2014년의 ISSCC(IEEE International Solid-State Circuits Conference)에서 인텔이 보여준 FIVR의 효율성을 설명한 슬라이드입니다. 이것을 보면 로드 전류가 6A일 때 효율이 떨어지기 시작해 2A 이하에선 급격히 줄어듬을 알 수 있습니다. 특히 전압 전환 페이즈 수가 늘어나면 효율 저하가 심각합니다. 즉 코어 당 2A 이하에서 작동하도록 낮은 전류량을 갖춘 CPU에서 여러 페이즈로 전압을 전환하면 FIVR의 효율성이 문제가 될 정도로 떨어집니다. 

인텔은 보다 넓은 범위를 커버하기 위해 평면 에피션시 기술을 도입하고 있지만 스카이레이크-Y에서 필요로 하는 범위는 그것을 초과한 것으로 보입니다. 전류량이 낮을 때 불필요한 전압 변환 손실이 발생한다면 저전력 설계와 모순되겠지요.

물론 VR을 내장할 경우 낮은 전류에 최적화된 제품을 사용할 수 있습니다. 인텔도 Y 프로세서만 FIVR를 빼버리는 식으로 설계할 수 있었을 것입니다. 그러나 스카이레이크-Y만 완전히 다른 식으로 설계하면 설계에 걸리는 시간과 비용이 늘어나게 됩니다. 이러한 사정 때문에 FIVR는 이번 세대에선 제외된 것으로 보입니다.

서버에 적합한 FIVR

인텔이 FIVR를 다시 도입한다면 그것은 어떤 아키텍처가 될까요? 또한 어떤 전력 범위를 지닌 CPU에 도입할까요? 앞서 등장했던 모 CPU 제조사의 설계자는 다음과 같이 지적합니다.

"IVR은 전류량이 낮을 때 효율의 문제도 있고 TDP와 패키지의 문제도 있습니다. CPU에 열원을 추가하면 패키지가 더 복잡해지지요. 따라서 다이가 작은 CPU나 저가형 CPU에 적합하지 않을 것입니다. 개인적인 생각으로는 IVR 서버 CPU 제품에 적합하다고 생각합니다. 풀로드 전류량에선 효율을 높게 유지하기가 쉽습니다. 패키지도 더 비싼 것을 쓰지요. 서버는 IVR을 쓰기에 적합합니다. "

다이가 작아 로직 부분의 면적 비율이 높은 칩은 전력 밀도가 높아지기 쉽습니다. 따라서 발열원인 다이가 늘어나면 냉각이 점점 어려워집니다. 또한 인덕터를 패키지에 통합하면 패키지가 복잡해질 수밖에 없고 비용이 늘어납니다. 따라서 다이가 작고 비용이 저렴한 프로세서에선 FIVR 같은 기술을 넣는 게 수지가 맞지 않을 것입니다.

반면 서버 CPU나 나이츠 시리즈 같은 매니코어 CPU는 FIVR의 효율이 90% 이상인 풀로드로 작동하는 시간이 깁니다. 게다가 CPU 코어 수가 많기에 코어 전압의 변환에 따른 절전 효과가 큽니다. 서버 CPU의 경우 캐시 용량이 크기에 전력 밀도의 문제도 적습니다. 더 큰 CPU에선 FIVR를 도입할 가능성이 있습니다. 사실 인텔의 FIVR 연구는 우선 서버를 전제로 시작됩니다. 아이스레이크 같은 메인스트림 CPU에선 어찌 될지 봐야겠지만요.

인텔이 서버를 위해 연구/제작한 통합 전압 레귤레이터 칩

인덕터의 다이 통합이 인텔의 시야에 들어오다

지금 인텔의 FIVR는 다이와 가까운 곳에 인덕터를 배치해야 하는 한계가 있습니다. 따라서 인텔은 패키지 트레이스 인덕터라 불리는, CPU의 패키지 서브 스트레이트에 에어 코어 인덕터를 생성하는 기술을 사용했습니다. 외부 인덕터는 패키지를 복잡하게 만들고 비용을 높이는 원인이 됩니다. 또 노이즈 문제도 발생하지요. 이를 해결하는 가장 바람직한 방법이 다이에 인덕터를 통합하는 것입니다.

인텔은 이를 위한 파워 인덕터 기술을 몇년에 걸쳐 연구해 왔습니다. 이는 다이 최상층에 인덕터를  넣는 기술로 스탠다드 CMOS 백엔드 프로세스 라인과 호환되며 일반 CPU에 넣을 수 있다고 합니다. 강한 자성을 띈 재료를 CMOS 프로세스에 추가해 최상층 구리 배선의 인덕터 값을 높이고 노이즈를 차폐하는 방법을 썼습니다. 아래 슬라이드를 보면 CMOS 프로세스의 배선층에 있는 굵은 구리 와이어를 강자성의 얇은 필름으로 산 형태가 나오는 것을 알 수 있습니다.

자성 재료를 사용한 다이 통합 인덕터

이 기술을 도입하면 보다 완벽한 FIVR을 실현할 수 있지만 역시 문제가 있습니다. 제조 비용과 수율입니다. "자성 재료를 사용한 인덕터는 매우 매력적이나 문제는 비용입니다. 새로운 재료의 도입은 제조 비용이 비쌀 수밖에 없습니다. 또 수율에서도 부담이 늘어납니다"라는 지적이 있습니다.

아직까지는 인텔이 다이 통합 인덕터를 아이스레이크 세대에 도입할지는 알 수 없습니다. 그러나 인텔의 연구 개발 방향이 그쪽을 향한 것만은 확실합니다.