1.jpg

 

반도체 메모리 기술에 관환 회의인 IMW:International Memory Workshop에서 낸드 플래시 메모리의 역사를 대표하는 인물에 의한 강연과, 낸드 플래시 메모리의 미래를 이야기하는 시간이 있었습니다. 낸드 플래시 메모리의 과거부터 현재를 정리하고 미래를 전망할때 참고가 되는 내용으로 보입니다.

 

 

샌디스크의 창업자가 플래시 메모리의 역사를 이야기

 

2.jpg

 

오른쪽이 Eli Harai. 왼쪽은 현 CEO인 Sanjay Mehrotra.

 

낸드 플래시 메모리의 역사를 대표하는 인물로는 플래시 메모리 응용 제품의 개발 기업으로 잘 알려진 샌디스크의 공동 창업자 겸 전 CEO인 Eli Harai가 나왔습니다. 1988년에 선디스크(Sundisk. 나중에 Sandisk로 변경)를 설립하여 전세계 3400명의 직원이 일하는 플래시 메모리 제품의 대표적인 회사로 발전시켰습니다. Eli Harai는 2010년 12월 31일에 CEO를 사직하고 샌디스크의 기술고문이 되었으며, 지금 CEO는 공동 책임자이자 원래 COO를 담당하였던 Sanjay Mehrotra가 맡아서 하고 있습니다.

 

먼저 플래시 메모리의 역사입니다. 1970년에 인텔이 자외선 소거형 EPROM을 개발하면서 플래시 메모리의 역사가 시작됩니다. 1개의 MOS 트랜지스터에 1비트의 데이터를 전기적으로 기록하는 메모리 셀이 이때 탄생했습니다. 자외선 소거형 EPROM은은 마이크로 프로세서 시스템의 개발에 꼭 필요한 마이크로 코드를 저장하는 메모리로 보급됩니다. 이는 1970~1980년대 사이에 가장 많이 보급된 비휘발성 반도체 메모리이기도 합니다.

 

자외선 소거형 EPROM의 메모리 셀은 2층 구조의 게이트 전극을 가지고 있는 MOS 트랜지스터이며, 그 구조는 지금 사용중인 낸드 플래시 메모리의 메모리 셀과 크게 다르지 않습니다. 2층 구조 게이트 전극에서 윗부분이 컨트롤 게이트, 아래쪽이 플로팅 게이트이며, 컨트롤 게이트가 워드라인을 겸하는 구조입니다. 플로팅 게이트는 전기적으로 주위와 절연되어 있고, 이 플로팅 게이트에 전하를 축적하여 데이터를 기록하는 구조입니다.

 

하지만 자외선 소거형 EPROM에 저장된 데이터를 삭제하기 위해서는 강력한 자외선을 쪼여야 한다는 단점이 있습니다. 자외선의 빛 에너지를 사용하여 플로팅 게이트의 전하를 실리콘 기판 쪽으로 돌려보내는 것입니다. 1970년대의 MOS 트랜지스터는 게이트 산화막이 70~100나노미터 정도로 대단이 두꺼웠기 때문에, 전기 에너지만으로는 플로팅 게이트의 전하를 삭제하는 것이 어려웠습니다. 또한 자외선 램프를 사용하여 데이터를 삭제할때 30초 정도 걸리는데다가, 일부 데이터만 골라서 삭제하는 것이 아니라 모든 내용을 다 지울 수밖에 없었습니다.

 

 

낸드 플래시의 동작 원리를 발명한 Harari

 

3.jpg

 

Eli Harai가 고안한 EPROM 특허. FN 터널링을 사용하여 전기적으로 데이터를 다시 기록할 수 있도록 한 세계 최초의 메모리 셀이다.

 

Eli Harai는 1973년에 미국 프린스턴 대학에서 산화막의 포획도에 대한 연구로 박사를 취득한 후에, 항공우주전자기기 회사인 Hughes Aircraft의 자회사에 근무하였습니다. 1975년에 Harari씨는 자외선 소거형EPROM의 게이트 산화막을 10나노 정도로 얇게 만들면, 높은 전계를 더할때 전하가 플로팅 게이트와 실리콘을 터널링하게 된다고 생각하였습니다. 몇년 전에 FN 터널링(Fowler-Nordheim Tunneling)이라 불리는 양자 터널 효과가 발견되었는데, 이것은 플래시 메모리의 동작 원리(NOR플래시 메모리의 삭제 원리와 NAND플래시 메모리의 기록/삭제 원리)입니다. 하지만 당시의 실리콘 산화막에는 불확실한 점이 많아, 게이트 산화 막을 얇게 하면 누설 전유 때문에 플로팅 게이트에 전하를 저장할 수 없다고 인식되고 있었습니다.

 

그래서 Eli Harai는 열산화에 의해 두께가 3.3nm〜16nm인 실리콘 산화 막을 제작했습니다. 약 1만개의 실리콘 산화막 샘플에 높은 전계를 추가하여 전자가 터널링하는 것을 확인하면서, 절연 파괴가 산화막의 제조 결함에 의한 것이 아니라, 터널링에 의해 산화막에 전자포획 트랩이 생기면서 이 트랩 때문에 절연 파괴가 발생한다는 것을 밝혀 냈습니다. 그리고 TN 터널링을 사용하여 전기적으로 데이터를 다시 기록할 수 있는 EEPROM의 특허를 1977년에 신청했습니다.

 

 

NOR 플래시는 누가 발명했는가

 

4.jpg

 

Exel 마이크로일렉트로닉스에서 고안한 NOR 플래시 메모리 특허

 

그리고 1980년대 중반에 불휘발성 반도체 메모리의 개발이 크게 발전하였습니다. 1984년에 도시바와 Exel Microelectronics가 현재의 NOR 플래시 메모리의 기본기술을 개발한 것입니다. 도시바가 개발한 메모리 셀 기술은 다결정 실리콘의 소거 전용 게이트를 새로 만드는 구조로, 3층 다결정 실리콘 기술이라고 합니다. Exel Microelectronics가 개발한 메모리 셀 구조는 지금 사용되는 NOR플래시 메모리의 구조와 동일한 것으로, nMOS 트랜지스터에 CHE:Channel Hot Electron 효과를 일으켜서 플로팅 게이트에 전하를 축적하고, FN 터널링에서 실리콘 기판으로 전하를 뽑는 방식입니다.

 

플래시(Flash)라는 이름을 고안한 것은 도시바의 마스오카 후지오(지금은 도호쿠대학 명예교수)입니다. 이 때문에 NOR플래시 메모리는 마스오카 후지오가 발명한 것으로 알려지고 있지만, Harari는 이번 강연에서 마스오카 후지오의 트리플 폴리 실리콘 구조보다도 Exel Microelectronics가 발명한 nMOS트랜지스터 구조가 현재 사용되는 NOR플래시 메모리 제품에 더 가깝다고 지적하였습니다.

 

 

낸드 플래시 메모리와 도시바의 마스오카 후지오

 

마스오카 후지오는 1987년에 낸드 플래시 메모리를 개발했습니다. 메모리 셀의 기본 구조는 Harari가 1976년에 고안한 MOS 트랜지스터 구조와 같습니다. 자외선소거형 EPROM과 같은 2층 구조의 게이트 전극을 가지고 있는 nMOS트랜지스터로, FN 터널링에 의하 전하를 꺼내고 저장하게 됩니다.

 

5.jpg

 

낸드 플래시 메모리의 메모리 셀 어레이

 

마스오카 후지오의 낸드 플래시 메모리가 가지고 있는 장점은 메모리 셀 어레이의 회로 구조에 있습니다. 인접한 nMOS 트랜지스터와 워드라인이 소스와 드레인을 공유하기 때문에 메모리 셀의 밀도가 대단히 높다는 것입니다. 소스와 드레인을 공유하는 nMOS 트랜지스터 배열은 셀 스트링이라고 불리는데, 1개의 셀·스트링에 연결된 트랜지스터의 수를 늘릴수록 1비트의 메모리 셀 면적이 그만큼 작아집니다. 메모리 셀 어레이의 회로 구조가 논리 게이트의 NAND(논리적인 부정)에 해당하기 때문에, 마스오카 후지오는 이런 구조의 플래시 메모리를 낸드 플래시 메모리라 불렀습니다.

 

6.jpg

 

플래시 메모리 개발의 역사

 

그리고 이것은 Harari가 발명한 부분인데, 낸드 플래시 메모리와 NOR 플래시 메모리는 데이터를 기록하는 원리가 완전히 다릅니다. 낸드 플래시 메모리는 FN 터널링을 사용하기 때문에 CHE를 사용하는 NOR 플래시 메모리와 비교하여 쓰기 효율이 높아, 메모리 셀의 프로그램 전류가 대단히 적습니다. 그리고 FN 터널링의 효율은 게이트 산화막에 의존하기 때문에 메모리 셀 트랜지스터의 채널 길이를 짧게 만들기가 쉽습니다. 즉, 트랜지스터 자체를 작게 만들기 쉽습니다. 이에 비해서 NOR 플래시 메모리는 소스와 드레인 사이에 전계가 더해지기 때문에 채널 길이를 짧게 만들기 어렵습니다. 미세화를 따라기 힘들기 때문에 메모리 셀을 작게 만들기가 힘들면, 고밀도/대용량에서는 낸드 플래시 메모리가 압도적으로 유리한 것입니다.

 

 

샌디스크와 SSD의 탄생

 

낸드 플래시 메모리의 원리와 발표되고 나서 1년 후인 1988년에 Harari는 플래시 메모리 기술 개발 기업인 선디스크를 설립합니다. 공동 창업자는 3명으로 프로세스 기술자인 Jack Yuan, 메모리 설계자인 Sanjay Mehotra, 디바이스 물리기술자인 Eli Harari이며, CEO는 Harari가 취임했습니다. 선디스크는 설립하고 나서 얼마 되지 않아 시스템 아키텍트인 Bob Norman를 영입하여 총 4명이 선디스크를 운영하게 되었습니다.

 

선디스크가 노린 것은 자기 디스크나 광디스크등의 기록 미디어(회전 미디어)를 플래시 메모리(고체 미디어)로 바꿔 놓는 것입니다. 1988년에는 아무도 믿지 않았을 SSD(Solid State Drive)의 보급을 이미 염두에 두고 있었습니다. 마스오카 후지오는 1990년대 초반에 "앞으로 플래시 메모리는 널리 보급되어 자기 디스크를 대체할 것이다"라고 주장하였지만, 동시에 "플래시 메모리의 시장 규모가 5조~10조엔까지 성장할 것이다. 그러나 아무도 믿지 않는다"라고 덧붙였습니다. 그리고 그는 도시바를 그만두고 도호쿠대학 교수로 갔지요. 저렇게 말할때 이미 도시바를 그만둘 생각이 있었던 것으로 보이는데, 당시에 도시바는 플래시 메모리의 사업에 대단히 소극적이었으며 반도체 메모리의 개발 자원을 DRAM에 집중하고 있었습니다.

 

샌디스크는 2가지의 새로운 컨셉을 만들었습니다. 멀티 레벨과 시스템 플래시입니다. 멀티 레벨은 1개의 메모리 셀에 1비트가 넘는 데이터를 기록하는 기술로서 현재는 낸드 플래시 메모리의 대부분이 1개의 메모리 셀에 2비트를 기록하는 멀티 레벨 셀(MLC)를 사용하고 있습니다. 시스템 플래시는 컨트롤러 기술을 통해 기존의 기록 미디어(광 디스크)를 에뮬레이트하여, 시스템이 플래시 메모리 미디어가 자기 디스크나 광 디스크와 똑같은 미디어인 것처럼 인식하도록 하는 것입니다.

 

7.jpg

 

샌디스크가 고안한 솔리드 스테이트 스토리지 시스템

 

샌디스크는 멀티 레벨과 시스템 플래시는 솔리드 미디어가 디스크를 대체하기 위한 필수 요건이라 생각했습니다. 이것은 현재 사용되는 SSD와 매우 비슷한데, 당시에는 SSD라는 단어는 없었고 솔리드 스테이트 스토리지 시스템이라 불렸습니다. 솔리드 스토리지 시스템은 미세화가 가능한 데이터 저장용 플래시 메모리 기술과 하드디스크 기반의 컨트롤러 기술로 구성되며, 이런 기술에 의해 대용량이면서도 저렴한 솔리드 스토리지가 실현됩니다.

 

 

1990년대의 소형 스토리지 발전

 

이런 컨셉의 최초 제품은 1991년에 개발되었습니다. 용량은 2MB이며 ATA에 호환되는 SSD입니다. 1MB당 가격은 50달러로, 20년후인 2010년에 샌디스크가 출시한 SSD가 용량 64GB, 1GB 단가가 2달러인것과 비교하면 엄청난 차이입니다.

 

그 20년동안 어떤 사건이 있었는지 봅시다. 1990년부터 2000년 사이에 소형 스토리지의 개발 결쟁이 일어났습니다. 호스트에 소프트웨어 컨트롤러를 탑재하여 플래시 메모리를 제어하는 스토리지, 플래시 메모리를 내장한 소형 메모리 카드(스마트 미디어, 메모리 스틱, CF), 1.8인치 HDD, 1인치 HDD, 대용량 플로피 디스크 등의 소형 스토리지가 연이어 출시되었습니다. 플래시 메모리의 주류 제품은 NOR 플래시 메모리이며, 다른 쪽에서 플래시 메모리와 경쟁할 제품은 초소형 하드디스크로 기대받고 있었습니다.

 

8.jpg

 

낸드 플래시 메모리의 용량과 제조 공정의 발전

 

그러나 2000년 이후에 데이터 저장용 스토리지 시장에서는 낸드 플래시 메모리와 SD 메모리카드가 우세를 차지하게 됩니다. 낸드 플래시 메모리가 우세를 차지한 이유는 낸드 플래시 메모리가 NOR 플래시 메모리보다 미세화에 적합하여, 같은 공정으로 제조한 같은 크기의 실리콘 다이에서 낸드 플래시 메모리가 NOR 플래시 메모리보다 용량이 더 크다는 것입니다. NOR 플래시 메모리의 메모리 셀은 게이트 길이를 약 110nm보다 짧게 만들 수 없지만, 낸드 플래시 메모리는 20nm까지 게이트 길이를 미세화할 수 있습니다. 이래서 저장 용량의 제조 원가에서는 비교가 되지 않습니다.

 

SD 메모리카드가 발전하게 된 이유는 표준규격의 책정을 개방하고, 도시바나 파나소닉 등의 대형 전자회사들이 빠르게 파트너로 맞이하였다는 것이 있습니다.

 

 

낸드 플래시 메모리 기술의 미래

 

여기까지가 강연의 개요입니다. 그리고 IMEC, 노키아, 삼성, 하이닉스, 도시바의 패널들이 모여 반도체 메모리 기술의 미래에 대한 토론을 하였습니다. 지금의 플로팅 게이트 기술에 의한 낸드 플래시 메모리의 미세화가 어디까지 발전할 것인지, 미세화를 견인해 나가는 리소그래피 기술은 무엇인지, 미세화가 멈췄을때 대용량화 기술은 어떤 것이 있을지지가 문제가 되고 있습니다.

 

9.jpg

 

3차원 구조의 낸드 플래시 메모리

 

IMEC의 Laith Altimime는 플로팅 게이트 기술과 기존의 ArF 액침 리소그래피 기술에 의한 미세화는 16나노 정도가 한계이며, 16나노 미만의 플래시 메모리는 EUV(Extreme Ultra-Violet) 리소그래피를 사용하지 않고(제조 비용의 증가 때문에) 3차원 구조를 통해 대용화를 진행할 것이라는 전망을 설명하였습니다. 여기서 3차원 구조는 가늘고 긴 기둥 모양의 실리콘을 웨이퍼 표면에 바둑판처럼 배열하고, 기둥 측면에 게이트 전극을 상하로 배열한 구조를 가리킵니다. 셀 스트리밍이 웨이퍼 표면에 수직으로 배치되기 때문에, 수직으로 배치된 셀 트랜지스터에 저장 용량을 늘릴 수 있습니다.

 

하이닉스 반도체의 박성계 연구원은 인접 메모리 셀의 결합이 메세화를 제한한다고 설명했습니다. 에어 갭을 사용하여 최신 낸드 플래시 메모리에서 메모리 셀 사이의 결합을 약화시키고 있지만, 대용량화를 저해하는 요인임에는 여전히 변화가 없다고 설명하였습니다.

 

도시바의 쓰나시마 요시타카는 예전에 플로팅 게이트 기술의 한계가 20나노미터이며, 20나노미터 공정에서는 전화 포획(차지 트랩)기술이 낸드 플래시 메모리에 사용될 것이라는 로드맵을 제시했던 적이 있었지만, 20나노의 낸드 플래시 메모리도 플로팅 게이트 기술이 제품화되면서 전자 포획 기술이 등장할 기회가 없어졌다고 로드맵을 수정했습니다. 또한 19나노 공정의 낸드 플래시 메모리를 ArF 액침 리소그래피와 더블 패터닝 기술의 조합으로 제품화할 수 있다고 설명했으며, 10나노급 미세가공은 트리플 패터닝 같은 기술이 필요하다는 전망을 나타냈습니다.

기글하드웨어(http://gigglehd.com/zbxe)에 올라온 모든 뉴스와 정보 글은 다른 곳으로 퍼가실 때 작성자의 허락을 받아야 합니다. 번역한 뉴스와 정보 글을 작성자 동의 없이 무단 전재와 무단 수정하는 행위를 금지합니다.