출처는 란즈크님 블로그입니다.
국내 기사 및 관련 정보를 통해서 삼성전자의 3나노 공정에 대한 수율 관련 내용이 나왔습니다.
삼성전자의 1세대와 2세대 3나노 공정 수율은
SF3E-3GAE 50~ 60% 내외
SF3-3GAP 20%내외 라고 합니다.
참고로 1차 목표치는 1세대 2세대 70% 내외였습니다.
P.S 여기에 추가로 언급해 드리면 최근 엑시2500 이야기가 나오는데 수율이 너무 미달이라 뭔 짓을 해도 넣을 수가 없었습니다...
최원준 출신 보면 노태문처럼 짬처리는 안하겠지만요.
그래도 몇달 더더더 굴리다보면 빅칩 수율도 괜찮아지지않을까 싶기도 하고... 고객사 유치가 더 가능하냐는 다른문제긴 한데...