삼성전자는 주력 양산 공정인 14나노, 10나노 공정, 극자외선 노광기(EUV)를 활용한 7, 5, 4나노 공정에서 새롭게 3나노 공정까지의 로드맵을 공개하며, 향후 광범위한 첨단 공정 개발과 설계 인프라, SAFE(Samsung Advanced Foundry Ecosystem)의 지속 확장에 대해 발표했다.

 

 

그냥 3nm까지 로드맵이 보였다는 게 전부입니다. 기사에 자세한 내용은 없네요.

 

 

https://news.samsung.com/global/samsung-set-to-power-the-future-of-high-performance-computing-and-connected-devices-with-silicon-innovation

 

내용이 너무 부실해서 추가합니다. 하기사 전문 매체도 아닌 곳에 자세한 내용을 바라긴 무리였나.

 

7nm Low Power Plus (7LPE)는 기존의 액침 노광이 아닌 EUV 리소그래피(극 자외선 노광)을 처음으로 사용합니다. 7LPE는 2018년 하반기에 생산이 준비되며 주요 IP는 2019년 상반기까지 완성이 목표.

 

7nm의 차세대 공정인 5nm Low Power Early (5LPE)는 7LPP 기술을 기반으로 확장/초저전력 실현. 4nm Low Power Early / Plus (4LPE / LPP)는 FinFET를 사용하는 마지막 공정입니다. 5LPE를 기반으로 셀을 줄이고 성능 향상, 안정적인 수율 달성.

 

원래 4nm 공정부터는 FinFET 대신 Gate-All-Around FET (GAA FET)라는 트랜지스터 구조를 채용한다고 작년에 밝혔으나, 결국 도입은 3nm로 미뤄졌습니다. 그래서 3nm Gate-All-Around Early / Plus (3GAAE / GAAP)가 나올 예정. GAA는 나노 시트를 사용한 Multi-Bridge-Channel FET (MBCFET)라는 GAA FET 기술을 개발.