3D 낸드 플래시 메모리의 셀 구조. 왼쪽은 기존의 셀 구조. 오른쪽은 Macronix International이 개발한 셀 구조. IEDM 실행위원회가 보도 기관에 발표한 자료에서

중견 반도체 메모리 업체인 대만의 Macronix International가 워드 라인의 적층 수를 48층 이하로 줄였음에도 불구하고, 1Tbit(1,024Gbit)의 큰 용량을 실현하는 초고밀도 3D 낸드 플래시 기술을 개발했다고 IEDM 국제 학회에서 발표했습니다. 기존의 3D 낸드 플래시 기술은 1Tbit를 실현하기 위해 96층의 TLC가 필요했습니다. 그러나 Macronix가 개발한 플래시 기술은 적층 수가 절반이며 제조도 쉽습니다.

 

기존의 3D 낸드 플래시 기술은 워드라인의 박막층을 적층하고 원통형의 길쭉한 구멍을 뚫어 다결정 실리콘(Si) 채널을 수직으로 형성했습니다. 이에 비해 Macronix가 개발한 3D 낸드 플래시 기술은 워드라인의 박막층을 적층하고 길쭉한 구멍을 뚫어 판 형태의 다결정 Si 채널을 수직으로 형성합니다. 기존 기술의 원통형에 해당되는 크기에 2개의 긴 판 형태의 다결정 Si 채널을 형성하기에, 같은 실리콘 면적과 적층 수에서도 제작할 수 있는 메모리 셀의 수가 2~3배 늘어납니다.

 

 

기존의 3D 낸브보다 2~3배의 저장 밀도를 달성

Macronix가 개발한 3D 낸드 플래시 기술은 실제 대용량 낸드 플래시 메모리를 제조했습니다. MLC는 128Gbit, TLC는 192Gbit의 용량을 갖춘 낸드 플래시 메모리입니다. 

 

가장 신경써서 볼 것은 워드라인의 적층 수가 16층과 상당히 적지만 저장 용량이 크다는 겁니다. 실리콘 다이 면적은 76.5제곱mm며, 저장 밀도는 MLC가 1.6Gbit/제곱mm, TLC가 약 2.4Gbit/제곱mm가 됩니다.

 

이 저장 밀도를 기존의 주요 낸드 플래시 메모리 제조사가 국제 학회에서 발표한 값과 비교해 봅시다. 그러면 32~48층의 3D 낸드 플래시에 필적하는 높은 저장 밀도를 달성한 것입니다. 워드라인의 적층 수로 환산하면 약 2~3배의 저장 밀도를 실현합니다.

 

 

새로 개발한 3D 낸드 플래시 메모리의 셀 구조. Macronix International가 IEDM 2017에서 발표한 논문에서.

 

 

새로 개발한 낸드 플래시 메모리의 실리콘 다이 사진과 설명. 

 

 

3D 낸드 플래시 워드라인 적층(가로축)과 저장 밀도(세로축)

 

 

매크로닉스와 삼성의 3D 낸드 기술 비교

 

48층으로 6Gbit/제곱mm의 기억 밀도와 1Tbit의 저장 용량

16층의 TLC 방식으로 약 2.4Gbit/제곱mm의 높은 저장 밀도를 실현할 수 있습니다. 그럼 48층 TLC는 6Gbit/제곱mm 이상의 저장 밀도를 달성하며, 실리콘 다이의 기억 용량이 1Tbit(1,024Gbit)로 매우 큰 낸드 플래시 메모리를 개발 가능하다고 주장합니다.

　

낸드 플래시 메모리 업계의 최대 회사인 삼성전자가 국제 학회에서 발표한 512Gbit의 대용량 낸드 플래시 메모리의 저장 밀도는 3.98Gbit/제곱mm(실리콘 다이 면적은 128.5제곱mm, 64층, TLC 방식)이므로, 48층으로 실제 적층 가능한  실리콘 다이 면적에 맞가고 생각됩니다.

 

또한 Macronix는 IEDM 강연에서 제조 비용에 대해서도 언급했습니다. 16층 MLC 기술은 1GB당 제조 비용이 0.14달러입니다. 128Gbit는 16GB니까 실리콘 다이의 생산 비용은 2.24 달러가 됩니다. 그리고 48층에서 TLC 기술의 경우 1GB 당 비용은 0.04달러로 떨어집니다. 1Tbit(128GB)의 실리콘 다이 생산 비용은 5.12달러가 됩니다. 또 이러한 값은 웨이퍼 당 생산 비용을 1,700~2,000달러로 가정하고 생산 수율을 80%로 잡았을 때의 값입니다.

 

워드 라인의 적층 수(가로축)과 저장 밀도(왼쪽), 1GB당 제조 비용(오른쪽).

 

MLC 방식의 실리콘 샘플이 등장. TLC는 앞으로 나올 것

 

여기까지는 매우 긍정적인 이야기였으나 실제 제조는 매우 어려운 것으로 추정됩니다. 기존의 길쭉한 원통을 형성하는 3D 낸드 플래시 기술로 만들기 매우 어려우나, 그것보다도 더 어렵다고 합니다. 홈을 판 형태로 수직 형성하기란 매우 어렵습니다.

 

IEDM 학회에서 발표는 MLC 방식의 3D 낸드 플래시 메모리를 샘플 제작해 평가한 결과가 대부분이었습니다. TLC 방식으로는 아직 잘 되지 않았다는 소리입니다. 또 반복 읽기의 결과는 괜찮으나 삭제/쓰기의 반복 데이터는 아직 충분하다고 보이진 않습니다.

 

구체적으로는 1억 2천만번 연속 읽기를 해도 불량이 발생하지 않았습니다. 쓰기/삭제는 1000번 반복해서 약간 떨어졌습니다. 이 부분은 앞으로도 개량을 계속해 나갈 것이라고 합니다.

 

새로 개발한 3D 낸드 플래시 메모리 셀 어레이를 투과형 전자 현미경(TEM)으로 관찰한 사진. 왼쪽은 채널 방향(수직), 오른쪽은 워드라인 방향(수평) 단면입니다.

 

아직 갈 길은 멀지만 128GB(1Tbit)의 낸드 플래시 메모리가 불과 5.12달러로 제조할 수 있음을 보여주었습니다. 그 의미는 결코 적지 않습니다. Macronix이 3D 낸드 플래시 메모리의 양산 실적이 없다는 건 걱정되지만, 앞으로 상품화를 기대해 봅시다.