Intel Accelerates를 통해 인텔이 반도체 제조 기술 관련 정보를 공개했습니다. 여기서 인텔은 새로운 공정의 이름과 2025년까지의 반도체 기술 로드맵을 공개했습니다.
지금까지는 10nm, 7nm처럼 반도체 게이트의 길이(트랜지스터 스위치 부분의 물리적인 길이, 선폭)으로 제조 공정 세대(프로세스 노드)를 표기했습니다. 하지만 앞으로는 이름을 붙입니다. 10nm Enhanced Super Fin을 인텔 7, 7nm 공정에 인텔 최초의 EUV 공정은 인텔 4, 이후에는 인텔 3, 인텔 20A, 인텔 18A를 2025년까지 순서대로 출시합니다.
2024년에 나올 인텔 20A는 리본FET과 파워 Via라는 새로운 기술을 도입하며, 이를 통해 2025년에는 제조 공정의 선두를 차지할 거라고 자신했습니다. 또 2.5D의 EMIB, 3D 포베로스 외에도 포베로스의 확장인 포베로스 옴니, 포베로스 다이렉트 같은 새로운 패키징 기술을 도입한다고 밝혔습니다.
제조 공정의 세대를 게이트 길이에서 독자적인 이름으로 변경
지금까지 반도체 업계에서는 제조 기술을 설명할 때, 반도체의 최소 단위인 트랜지스터의 스위치 회로인 게이트의 길이를 표기했습니다. 쉽게 말해 10nm 공정은 게이트 길이가 10nm라서 그렇습니다. 회로 선폭이라고도 하지요. 정확히 길이가 저렇다는 게 아니라 저 길이에 해당된다는 식으로 쓰는 경우도 있지만요. 하여간 게이트가 짧아질수록 트랜지스터의 크기도 작아지기에, 같은 크기의 다이에 더 많은 트랜지스터를 넣을 수 있습니다.
기존의 2D 구조 트랜지스터
3D 구조의 FinFET. 이렇게 트랜지스터의 구조가 바뀌면서 게이트 길이만으로 성능을 표기하기가 어려워졌습니다.
인텔은 자신들의 공정이 다른 회사의 공정보다 1세대 이상 더 높은 성능을 제공한다고 주장해 왔습니다. 인텔 14nm는 다른 회사의 10nm 수준이란 소리죠. 그래서 게이트 길이만 가지고 성능을 비교하기 어렵다는 게 인텔의 설명입니다.
그래서 인텔은 게이트 길이가 아니라 독자적인 브랜드로 공정을 표시하기로 했습니다. CPU를 더 이상 클럭으로 구분하지 않고 모델명을 도입한 것과 똑같다고 보시면 되겠습니다. 그래서 나온 것이 인텔 7, 인텔 4, 인텔 3, 인텔 20A, 인텔 18A입니다.
인텔은 2021년 후반에 10nm Enhanced SuperFin이라는 차세대 프로세스 노드를 출시할 계획이었으나, 이걸 인텔 7이라는 이름으로 바꿉니다. 다른 회사의 7nm 공정 수준임을 어필하기 위해서라고 보입니다. 인텔 7은 기존의 10nm 슈퍼핀보다 전력 당 성능이 10~15% 정도 개선됩니다.
인텔 7은 알더레이크와 사파이어 라피드에 사용합니다.
인텔 4는 메테오 레이크와 그래닛 라피드를 만듭니다.
메테오 레이크의 컴퓨팅 타일은 테이프 인 단계에 접어들었습니다. 생산 가능한 수준까지 왔다는 소리죠.
2022년 후반기에 생산이 시작돼 2023년에 출시되는 제품은 인텔 4를 사용합니다. 인텔 4는 인텔이 7nm 공정으로 개발한 것으로 인텔 최초의 EUV 도입 공정이기도 합니다. 인텔 7보다 평균 20%의 전력 당 성능 개선이 이루어지며, 2023년에 출시될 예정인 클라이언트 제품인 메테오 레이커, 데이터센터를 위한 그래닛 라피드에 사용합니다.
2023년에는 인텔 4의 후속작인 인텔 3이 나옵니다. FinFET에 최적화를 더하고 EUV를 강화해 인텔 4에서 전력 당 성능이 18% 향상됩니다. 인텔 3은 2023년 하반기에 출시되는 제품부터 사용합니다.
2024년에는 인텔 20A가 나옵니다. 리본 FET, 파워 VIA라는 새로운 기술을 사용합니다.
리본FET는 FinFET를 더 강화한 3D 트랜지스터 기술로, FinFET과 같은 스위칭 속도와 전력 소비량을 유지하면서 차지하는 면적을 줄여줍니다.
파워 Via는 칩의 뒷면에 전원을 공급하는 Via를 집중시켜 노이즈를 줄이고 신호 품질을 향상시킵니다.
기존의 전원 Via는 구멍이 위에서 아래까지 이어졌으나-
파워 Via는 반도체 아래에만 구멍이 집중됩니다.
인텔 20A를 사용하는 첫 고객은 퀄컴입니다. 인텔 파운드리 서비스에서 퀄컴의 칩을 만들기로 계약했습니다.
2025년에는 인텔 18A를 출시합니다. 리본FET를 개선해 성능을 더 높입니다. 또 2세대 EUV인 High NA EUV 등을 도입할 예정이며, ASML 같은 장비 제조사와 협력해 개발을 계속해 나갈 예정입니다.
인텔 팻 겔싱어 CEO는 앞으로 4년 간 5세대의 공정을 출시하고, 2025년에는 우리의 기술에 아무도 의문을 품지 못하게 선두를 차지하겠다고 밝혔습니다.
3D 패키징 기술의 발전
차세대 EMIB는 40마이크론의 더 작은 범프 피치를 지원합니다.
메테오 레이크의 포베로스 패키징은 범프 피치가 36마이크론으로 줄어들며 TDP 5~125W까지 지원합니다.
포베로스 옴니는 다이와 다이 사이를 연결하는 인터커넥트와 모듈 디자인을 도입합니다. 이걸로 다른 공정으로 만든 다이를 패키징할 수 있습니다.
포베로스 다이렉트는 범프 피치를 10마이크론 아래로 줄여 고밀도 3D 다이 스택을 만듭니다.
포베로스 옴니와 포베로스 다이렉트는 2023년부터 출시됩니다. 아마존 웹 서비스가 첫 고객입니다.
올해 말까지 북미와 유럽에 새로운 공장을 건설합니다.
인텔, 10nm 슈퍼핀을 타이거레이크 생산에 사용
0.1
Moria
