컴퓨터 / 하드웨어
:
컴퓨터와 하드웨어, 주변기기에 관련된 이야기, 소식, 테스트, 정보를 올리는 게시판입니다.
-
Read More
고적층된 낸드칩은 실제로도 두꺼울까? (96단 vs. 176단)
...라는 궁금증이 언제부터인가 저를 휘감아 할일이 손에 안잡히는게 아니겠습니까. 얇은 종이로 만든 책도 100페이지가 넘어가면 두꺼워지기 시작하는만큼 반도체 웨이퍼란게 얼마나 얇은지는 모르지만 아무튼 겹치면 두꺼워질테니, 상식... -
Read More
AMD, 컴퓨팅 칩렛 위에 DRAM을 적층하는 방안을 설명
AMD가 ISSCC 2023에서 컴퓨팅 칩렛 위에 DRAM을 적층하는 방안을 설명했습니다. AMD는 앞으로 나올 고밀도 서버 프로세서가 로직 칩 위에 여러 층의 DRAM이 적층될 것으로 예상했습니다. 이렇게 하면 기판 공간을 절약하고 대역폭을 늘릴 ... -
Read More
화웨이의 저렴한 3D 칩 적층 공정 특허
화웨이의 저렴한 3D 칩 적층 공정 특허입니다. 2개의 칩렛이 서로 겹치게 배치하고, 이 겹치는 부분에 칩렛을 연결하는 인터페이스를 배치합니다. 이렇게 만들면 2개의 칩렛을 연결하기 위해 비싼 TSV를 쓰지 않아도 됩니다. 화웨이가 미... -
Read More
NVIDIA, 앞으로 GPU를 위한 MCM 3D 적층 특허
NVIDIA가 거대한 단일 다이 디자인에서 벗어나 멀티 칩 모듈(MCM) 방식을 도입하려고 합니다. 2017년에 NVIDIA가 ISCA(International Symposium on Computer Architecture)에서 발표한 MCM-GPU 디자인에선 다수의 로직 다이에 여러 코어를... -
Read More
IME, 쿼드 레이어 3D 웨이퍼 스택 기술 발표
IME(Institute of Microeletronics)가 최대 4층의 반도체를 적층하는 기술을 개발했습니다. 첫번째 레이어와 두번째 레이어를 향한 면을 갖고 있고, 두번째 레이어는 세번째 레이어의 뒤쪽과 붙으며, 네번째 레이어는 다시 세번째 레이어... -
Read More
2020년대 인텔 CPU의 핵심. 새로운 2.5D/3D 적층 기술
물밑에서 급속히 진행되는 인텔의 2.5D/3D 적층 기술 개발 DARPA의 CHIPS 프로그램 인텔은 IEDM (IEEE International Electron Devices Meeting) 2019 반도체 학회에서 새로운 2.5D/3D 적층 기술인 Omni Directional Interconnect (ODI... -
Read More
CPU를 풀 3D 적층으로 발전시키는 AMD의 목표
AMD 리사 수 CEO가 반도체 컨퍼런스에서 발표하다 AMD가 추구하는 목적은 완전한 3D 통합 솔루션입니다. CPU와 GPU, DRAM, NVM(Non-Volatile Memory. 비휘발성 메모리) 등을 모두 하나의 패키지에 통합합니다. 3D 적층 기술을 사용해 칩끼... -
Read More
절반의 적층으로 1Tbit을 실현하는 초고밀도 3D NAND 플래시 기술
3D 낸드 플래시 메모리의 셀 구조. 왼쪽은 기존의 셀 구조. 오른쪽은 Macronix International이 개발한 셀 구조. IEDM 실행위원회가 보도 기관에 발표한 자료에서 중견 반도체 메모리 업체인 대만의 Macronix International가 워드 라인... -
Read More
MRAM의 3D 적층에 성공. 대용량화/생산성 향상
일본 산업 기술 종합 연구소가 비휘발성 자기 메모리(MRAM)의 3D 적층 공정 기술을 개발했다고 발표했습니다. CMOS 현성 웨이퍼와 TMR 박막 웨이퍼를 따로 생성한 후 압착 접합하는 3D 적층 기술로 TMR 소자를 만드는 것은 이번이 세계 최...
