키옥시아(도시바 메모리)와 웨스턴 디지털의 3D 낸드 플래시 메모리 제품 양산에 삼성전자의 3D 낸드 셀 기술이 들어갑니다.
도시바는 2007년 VLSI에서 3D 낸드 플래시 메모리의 셀 기술을 처음으로 발표하고, 여기에 BiCS(Bit-Cost Scalable)라는 이름을 붙였습니다. 이 기술의 특징은 2가지입니다.
하나는 Punch and Plug입니다. 채널에 해당되는 가늘고 수많은 홀(실리콘 다이 표면에서 수직 방향으로 낸 구멍)과 펀치 공정, 메모리 홀 내부에 채널을 이루는 다결정 실리콘을 만드는 플러그 공정으로 구성됩니다.
다른 하나는 Gate First입니다. 3D 낸드 메모리 셀은 게이트 박막(워드라인)과 절연막(셀 사이의 소자 분리막)을 교대로 적층해 형성합니다. 64개의 메모리 셀을 수직으로 쌓을 경우 게이트 박막(다결정 실리콘 막)과 절연막을 64쌍 만듭니다. 게이트 퍼스트 과정에서 만든 다결정 실리콘 게이트 박막을 그대로 게이트 전극(워드라인)에 사용합니다.
도시바와 웨스턴 디지털(원래 샌디스크였으나 WD가 인수)는 3D 낸드 기술이 나오기 전부터 낸드 플래시 메모리를 공동 개발/양산해 왔으며, 지금도 이 연합체는 그대로 유지되고 있습니다. 두 회사가 제조하는 플래시 메모리 구조는 같습니다.
삼성전자가 발표한 3D 낸드 기술은 TCAT(Terabit Cell Array Transistor)라고 불립니다. TCAT도 펀치 앤 플러그 기술을 사용하며 기본적인 개념은 BiCS와 같습니다. 다른 건 게이트 전극 제조 공정입니다. TCAT는 Gate Replacement 또는 Gate Last라 불리는 공정을 독자적으로 개발했습니다.
TCAT의 게이트 대체 공정은 게이트 층에 다결정 실리콘 막 대신 질화 실리콘 막을 사용합니다. 따라서 셀 사이의 절연막(이산화 실리콘을 재료로 사용)과 질화 실리콘 막을 교대로 쌓은 막을 우선 형성합니다. 펀치 앤 플러그로 메모리 홀을 형성해 채널을 다결정 실리콘으로 채웁니다. 여기까지는 BiCS와 같습니다.
차이점은 그 다음입니다. 메모리 홀 사이의 다층막에 노치(슬릿)을 에칭해서 만듭니다. 슬릿을 통해 질화막을 에칭해서 제거합니다. 그리고 차지 트랩 층과 터널 층, 블럭 층이 되는 게이트 절연막을 측벽에 만들고, 질화막이 있던 부분의 구멍을 텅스텐으로 채웁니다. 남은 텅스텐은 에칭으로 제거합니다. 이 기술의 이름은 V-NAND로 BiCS보다 공정이 복접하지만 워드라인(게이트 전극)의 저항이 낮다는 큰 장점이 있습니다. 그리고 이 장점은 플래시 메모리의 성능 향상으로 이어집니다.
도시바-WD는 3D 낸드 플래시 메모리에 삼성의 TCAT와 비슷한 메모리 셀 구조를 채택했습니다. 이게 공식적으로 밝혀진 건 2019년 12월 8일의 IEDM입니다. 여기에선 도시바가 지금까지 학회에서 발표한 BiCS 구조가 아니라 삼성 TCAT와 같은 게이트 대체 공정을 사용했음을 보여줍니다. 질화막을 제거하고 게이트 절연막을 형성하고 텅스텐 금속을 넣습니다.
웨스턴 디지털은 모든 제품에서 텅스턴 금속 게이트 공정을 채용하며, 읽기/쓰기 성능을 올리기 위해 이 방식을 도입했다고 밝혔습니다.
여기서 말하는 모든 제품이란 언제부터일까요? 도시바와 WD 연합이 3D 낸드 플래시 메모리 양산을 본격적으로 시작한 건 64단 3D 낸드이며, 이 때는 2017년이고 BiCS 공정을 사용했습니다.
도시바-WD가 삼성의 텅스텐 게이트 방식을 도입한다는 건 3년 전부터 소문이 돌고 있었으나, 도시바가 공식적으로 밝힌 적은 없었습니다. 강연 때마다 BiCS 기술과 펀치 앤 플러그 기술을 내세웠으며 게이트 대체 공정에 대해서는 설명하지 않았습니다. 그러다가 2018년 12월에는 게이트 재질을 금속이라 밝히고, 제어 게이트라는 모호한 표현을 썼습니다. 구조도 자체는 여전히 BiCS였지만요.
WD에서 발표한 3D 낸드 셀의 구조도도 2016년까지는 도시바와 같았습니다.
2017년 8월 플래시 메모리 서밋의 3D 낸드 셀. 여기에선 게이트 대체 공정이 보입니다.
2018년 8월 플래시 메모리 서밋에선 완전히 달라진 모습을 보여줍니다.
