현재 AMD는 최대 4개의 8코어 다이 멀티 모듈인 에픽 프로세서를 내놓고 있는데, 각각의 다이에 2채널 DDR4 메모리를 컨트롤하는 노스브릿지와 32레인 PCI-E 3.0 컴플렉스가 들어갑니다. 

 

이 방법은 많은 코어를 넣을 수 있지만 메모리 대역폭을 많이 사용하는 애플리케이션에선, 로컬 메모리가 아닌 경우 메모리 병목 현상이 나타나는 단점이 있습니다. 

 

이 문제를 해결할 방법으로 노스브릿지를 따로 분리해 메모리 컨트롤러와 PCI-E 컴플렉스를 갖춘 다이를 만들어서 CPU를 설게할 수도 있다는 추측이 나왔습니다. 

 

아래는 자칭 은퇴한 엔지니어라는 트위터 계정에서, 노스브릿지를 분리해 MCM CPU의 메모리 병목 현상을 해결하는 방법을 제시한 것입니다.

 

이건 확정된 것도 아니고 그저 추측일 뿐이지만, 앞으로 CPU가 어떤 식으로 발전하고 어떻게 변화해 나갈지 생각해 보는 것도 재밌지 않을까요?

 

자세한 설명은 여기에서. 

https://www.techpowerup.com/249108/amd-could-solve-memory-bottlenecks-of-its-mcm-cpus-by-disintegrating-the-northbridge

 

 

로마의 다이 블럭 다이어그램

 

 

AMD 스타일대로 그린 로마의 블록 다이어그램

 

 

로마의 패키징 옵션

 

 

로마의 SKU 구성과 다이 사용

 

 

로마의 4소켓 구성 예측