최첨단 반도체 장치 기술과 반도체 회로 기술에 관련 연구 성과가 발표되는 국제 학회 VLSI 심포지엄(VLSI Symposia)이 2018년 6월에 열립니다. VLSI 심포지엄의 가장 큰 특징은 반도체 소자 기술에 관련 국제 학회 Symposium on VLSI Technology(VLSI 기술 심포지엄)와 반도체 회로 기술에 관련 국제 학회 Symposium on VLSI Circuits(VLSI 회로 심포지엄)로 구성됐다는 점입니다. 2개의 국제 학회가 같은 날짜에 한 장소에서 열리며, VLSI 심포지엄은 이를 묶어 보릅니다.

 

 

개최 기간은 2018년 6월 18일부터 22일까지 5일 동안. 장소는 미국 하와이주 호눌루루의 힐튼 하와이안 빌리지 호텔입니다. 19일~21일은 메인 이벤트인 기술 강연 세션이 열리며, 18인은 숏 코스라 부르는 기술 강좌, 22일은 포럼이 열립니다. 숏 코스는 최근의 트렌드에 관련된 8개의 강의가 열리며, 포럼 역시 8개 정도의 강연이 있습니다. 

 

VLSI 심포지엄의 메인 이벤트인 기술 강연의 개요입니다. 마이크론의 Scott J. DeBoer 부사장이 미래의 컴퓨팅 시스템을 지원하는 메모리 기술을, 도쿄 대학 의과학 연구소 게놈 분석 센터장인 미야노 사토루 교수가 빅 데이터와 인공 지능, 슈퍼 컴퓨터를 활용한 암 게놈 치료의 혁신에 대해 강연합니다. NVIDIA의 수석 부사장이자 수석 과학자인 Bill Dally은 하드웨어가 인공 지능에 가져다 줄 가능성을 논의합니다.

 

VLSI 기술 심포지엄에서 눈길을 끄는 기술 강연은 우선 CMOS 로직 플랫폼 기술에 대한 강연이 있습니다. 여기에선 삼성전자가 가장 눈에 띕니다. 삼성은 7nm, 8nm, 11nm의 CMOS 플랫폼을 각각 발표합니다. 7nm 세대는 EUV(Extreme Ultra-Violet) 리소그래피 기술을 MOL(Middle Of Line)과 금속 배선의 미세 가공에 채택했습니다. 이로서 가장 작은 FinFET과 SRAM 셀을 실현했습니다. 또 올해 2월 후반부터 EUV 리소그래피를 이용한 SoC의 양산을 시작한다고 공식 발표했습니다.

 

EUV 리소그래피를 사용하지 않는. ArF 액침 노광 및 멀티 패터닝 기술의 조합으로 최소 크기를 실현한 것은 8nm입니다. 삼성은 이 기술을 8LPP (Low Power Plus)라고 부릅니다. 8nm와 7nm의 회로 밀도가 얼마나 차이나는지를 두고 봐야겠습니다. 삼성 외에는 글로벌 파운드리가 12nm의 2세대 FinFET 기술을 보고하고, 퀄컴이 8nm 세대로 확장 가능한 2세대 10nm FinFET 기술을 발표합니다.

 

메모리 기술은 자기 저항 메모리(MRAM)에 관련 개발 성과가 많습니다. 10nm 이하의 미세화에 맞춘 고밀도 MRAM 기술, 반도체 제조 공장에서 로직에 내장하는 걸 상정해 개발한 MRAM 매크로가 있습니다. 10nm 이하의 미세화를 지원하는 MRAM 기술은 TDK와 Headway Technologies의 공동 연구 그룹, Applied Materials, 퀄컴의 공동 연구 그룹이 각각 발표합니다.

 

TDK와 Headway Technologies의 공동 연구 그룹은 라스트 레벨 캐시에 도입을 상정한 저전압 저전력 STT-MRAM 기술의 개발 성과를 보고합니다. 10nm 이하의 로직 기술 노드에 맞춰 미세화가 가능합니다.  Applied Materials는 7nm 이하의 기술 노드에 해당하는 라스트 레벨 캐시를 위한 수직 자기 기록 방식 자기 터널 접합(MTJ)의 제조 공정을 최적화하는 방법을 설명합니다. 퀄컴과 Aplied Materials의 공동 연구 그룹은 10nm 이하의 기술 노드에서 STT-MRAM을 위한 저접합 저항으로 스위칭 전류가 낮은 자기 터널 접합 (MTJ) 어레이를 발표합니다.

 

로직에 내장하는 용도로 개발한 MRAM 매크로는 삼성과 글로벌 파운드리가 발표합니다. 모두 FD-SOI 기술을 사용합니다. 삼성은 28nm의 FD-SOI 기술로 개발한 마이크로 컨트롤러(MCU)와 IoT를 위한 STT-MRAM 기술을 발표합니다. 글로벌 파운드리는 22nm의 FD-SOI 기술로 개발한 STT-MRAM 기술을 보합니다. 리플로우 솔더링의 고온을 견딜 수 있으며 외부 자기장에 대한 내성을 향상시켰습니다.

이 밖에 3nm 이하의 미세화 노드에서 동작하는 트랜지스터 기술의 발표도 있습니다. imec는 CMOS 디바이스를 3nm 이하로 미세화하는 기술을 전망하고 있습니다. imec을 중심으로 하는 공동 연구 그룹은 상보형 FET를 3nm 이하의 기술 노드에서 실현하는 기술을 보고합니다. 삼성은 FinFET 기술이 어디까지 미세화할 수 있는지를 전망하는 강연을 엽니다.

 

다음은 VLSI 회로 심포지엄의 강연입니다. 여기에서 가장 눈에 띄는 건 비휘발성 메모리 기술 강연입니다. 특히 자기 저항 메모리(MRAM)에 대한 발표가 많습니다. TSMC는 40nm 기술 16Mbit의 임베디드 수직 자기 기억 MRAM 매크로를 발표합니다. 로직과 프로세스 호환 읽기 액세스 시간은 17.5ns로 상당히 짧습니다. imec과 ETH Zurich의 공동 연구팀은 스핀 궤도 토크(SOT) 방식 MRAM을 300mm 웨이퍼에서 제조한 결과를 보고합니다. 고속 저전력 임베디드 메모리를 상정한 연구입니다. 도시바는 전압 제어 스핀 트로닉스 메모리(전압 토크형 MRAM)의 설계 여유를 넓히는 기술을 보고합니다.

 

스핀 궤도 토크(SOT) MRAM은 스핀 주입 토크(STT) MRAM에 비해 속도가 빠르고 전력이 낮습니다. 또한 전압 토크형 MRAM은 스핀 궤도 토크 MRAM보다 밀도가 높습니다. STT-MRAM과 비교하면 역시 고속/저전력입니다. 둘 다 STT-MRAM의 한계를 넘어서기 위한 새로운 유형의 MRAM으로 연구를 진행 중입니다.

 

MRAM 비휘발성 메모리 기술은 미시간 대학을 중심으로 한 연구 그룹이 1bit 기록에 필요한 에너지를 0.99pJ 이하로 낮춘강유전체 메모리(FRAM) 기술을 발표합니다. 이 밖에 후지쯔 연구소가 대규모 계산 시스템 소프트웨어 제어에 SSD를 써서 메모리 영역을 확장하는 기술을 발표합니다.

 

무선 통신 기술에선 최신 무선 기술을 지원하는 SoC 발표가 있습니다. 도시바는 단거리 저전력 무선 통신 기술인 블루투스 5를 지원하는 SoC의 기술을 발표합니다. 출력이 8dBm일때 전송 전력 효율은 22%. 링크 버짓은 113dB입니다. 제조 기술은 65nm CMOS 공정. Xilinx는 5G 핸드폰 시스템 기지국을 위한 송수신 회로 기술을 보고합니다.  직접 변환 방식의 RF 송신 회로 및 RF 수신 회로, 9G 샘플/s의 DA 변환 회로, 4.5G 샘플/s의 AD 변환 회로를 집적합니다. 

유선 통신 기술은 112Gbps와 초고속 전송 회로, 수신 회로의 개발 성과가 있습니다. 모두 Xilinx가 개발한 것으로 PAM4의 다중 치환 전송 기술과 16nm의 FinFET 기술을 사용합니다. 이 외에 히타치는 56Gbps의 PAM4 전송, 28Gbps의 NRZ 전송에 대응한 구리 케이블 기술을 강연합니다. CTLE(Continuous Time Linear Equalizer) 회로 IC를 통합해 초고속 전송을 실현합니다.

센서 기술은 이미지 센서의 연구 성과가 발표됩니다. 파나소닉은 측정 거리가 220m인 TOF(Time-of-Flight) 방식의 측거 CMOS 이미지 센서를 발표합니다. 화소 수는 688 × 384 픽셀입니다. 프랑스 CEA (Le Commissariat à l' énergie atomique et aux énergies alternatives)는 5,500프레임/s를 갖춘 칩을 발표합니다. 3D 적층으로 이미지 센서와 신호 처리 실리콘 다이를 통합했습니다. 이면 조사 센서이기도 합니다. 스탠포드 대학은 생체에 삽입 가능한 초음파 센서 어레이를 발표합니다.