모바일에 비중을 높인 인텔의 파운드리 전략

 

인텔 파운드리가 애플의 아이폰 칩을 만들게 될까요? 이 이야기가 현실이 될지도 모릅니다. 여기에는 인텔의 커스텀 파운드리 전략의 변화와, 그 배경으로 깔린 공정 기술과 생태계의 변화가 있습니다. 인텔은 TSMC를 비롯한 파운드리에 대항하기 위해 개혁을 계속해 왔고, 마침내 형태를 이루기 시작했습니다.

 

인텔은 커스텀 파운드리 사업을 처음에는 성능 위주의 칩으로 전개했습니다. FPGA(Field-Programmable Gate Array)와 네트워크 프로세서가 그것으로, 자신들이 설계한 칩을 직접 제조하는 IDM(Integrated Device Manufacturer)인 인텔 기술의 연장선상에서 설계/양산이 쉬웠습니다. 그러나 8월에 개최된 Intel Developer Forum (IDF) 16 San Francisco에서 인텔은 자사 파운드리를 모바일 디바이스로 방향을 변경한다고 명확히 밝혔습니다.

 

 

인텔 커스텀 파운드리는 22nm 프로세스로 시작하며 현재 10nm로 발전 중입니다.

 

 

 

인텔 파운드리의 초기 고객은 네트워크 인프라 위주였습니다.

 

인텔 파운드리의 10nm 프로세스에서 고객들은 ARM 피지컬 IP 플랫폼 인 ARM Artisan을 쓸 수 있습니다. 이것은 ARM 프로세서 코어를 비롯한 표준 셀 라이브러리 세트와 메모리 컴파일러로 구성됩니다. 또한 ARM 코어의 물리 설계를 인텔 프로세스에 최적화하는 POP(Process Optimization Pack)도 제공됩니다. 즉 ARM CPU와 GPU 코어를 인텔 팹에서 쉽게 설계할 수 있게 됐습니다.

 

현재 파운드리의 첨단 프로세스는 가장 인기가 높은 모바일 디바이스가 차지했으며, 첨단 프로세스를 내세운 인텔이 모바일에 초점을 맞추는 전략은 의미가 있습니다. 또한 인텔은 IDF의 프로세스 기술 설명에서 비용을 강조했습니다. 업계가 저렴한 비용을 필요로 하는 데 맞춰, 인텔은 트랜지스터 당 비용을 낮춰 그 요구에 부응한다고 설명했습니다.

 

 

인텔과 ARM의 제휴

 

 

 

모바일 칩을 고객으로 맞이함

 

 

 

다른 파운드리보다 공정 기술이 앞서다는 걸 강조하는 인텔

 

인텔이 파운드리의 에코시스템을 갖춰 나가면서, 다른 파운드리에 비해 인텔 프로세스 기술이 차지하는 우위가 의미를 갖기 시작했습니다. 인텔의 Mark Bohr(Intel Senior Fellow, Logic Technology Development, Intel)는 IDF에서 자사 프로세스 기술이 다른 회사의 동일 노드 프로세스보다 1세대 정도 앞섰다고 설명했습니다.

 

예를 들어 인텔 14nm 프로세스의 게이트 피치(게이트 간격)는 70nm지만 파운드리 업체의 16/14nm 프로세스 게이트 피치는 78 ~ 90nm입니다. 최소 메탈 피치(배선 간격)은 인텔 14nm가 52nm지만 타사 파운드리의 16/14nm는 64nm로 생산을 시작했습니다. 같은 숫자의 노드 세대라 해도 인텔이 스케일링에서 우위를 가지며, 이것은 10nm 세대에서도 계속된다는 게 인텔의 주장입니다.

 

 

인텔과 파운드리 업체 공정 기술의 피치 비교

 

이것의 주요 원인은 파운드리 업체들이 20nm 프로세스는 기존의 평면 트랜지스터에서 양산해, 20nm 백엔드를 그대로 유지한 FinFET 트랜지스터 버전을 출시하면서 FinFET 공정에 16/14nm라는 이름을 메겼기 때문입니다. 따라서 트랜지스터의 구성 요소의 크기가 프로세스 노드 이름에 유래한다는 스케일링 법칙에 맞지 않게 됐습니다. 즉 20nm에서 16/14nm로 가면 노드 숫자가 변한 만큼 각각의 요소도 70~80%는 축소되야 하는데 그게 되지 않습니다. 인텔은 자사의 14nm 프로세스만 스케일링 법칙에 따른다고 주장하는데, 그 근거도 여기에 있습니다.

 

 

트랜지스터의 구성 요소가 줄어들면 트랜지스터의 간격이 조밀해집니다. 그만큼 트랜지스터 당 비용이 낮아져 비용 절감으로 이어진다고 인텔은 말합니다. 바꿔 말하면 인텔의 웨이퍼 한 장 가격이 비싸다 해도, 트랜지스터 당 가격은 인텔이 더 저렴하다고 주장하는 것입니다. 이렇게 공정 미세화에서 우위를 차지한 인텔의 배경에는 인텔 프로세스 기술 개발이 있습니다.

 

 

 

 

IDF 16에서 발표된 인텔의 예측. 10nm 세대의 게이트 피치 트렌드로 14nm에서 인텔과 파운드리는 상당한 차이가 납니다.

 

 

IDF 16에서 발표된 인텔의 예측. 10nm 세대의 로직 셀 크기 트렌드로 셀 크기에서 인텔이 앞서나갈 것이라 예측합니다.

 

 

 

 

SADP을 앞서 도입하는 인텔

 

 

FinFET 프로세스에서 미세 가공을 수행하는 패터닝 기술에 대한 요구가 점점 늘어났습니다. FinFET는 트랜지스터의 핀을 실리콘에 생성해야 합니다. 따라서 메탈 레이어(배선층) 대신 트랜지스터의 핀이 가장 미세한 패터닝을 필요로 하는 레이어가 됐습니다. 그리고 트랜지스터의 핀 피치가 최소의 메탈 피치보다 훨씬 좁습니다. 또한 셀 라이브러리를 만들 때 핀 피치가 메탈 피치의 크기도 제약합니다.

 

 

표준 셀 높이와  FinFET의 핀 피치의 관계

 

인텔이 다른 회사보다 미세한 가공 프로세스를 실현할 수 있었던 건 패터닝 기술에서 다른 접근을 선택했기 때문입니다. 인텔 기술의 장점은 측벽을 사용해 패터닝 기술을 로직 프로세스에 빠르게 도입하는 데 성공했다는 겁니다. 측벽이라는 가공 기술을 사용한 패터닝 기술은 SADP(Self-Aligned Double Patterning)라고도 불립니다. 같은 더블 패터닝 기술이지만 다른 회사의 방법과는 크게 다릅니다.

 

처음 도입된 더블 패터닝 기술은 단순하게 패턴을 두 부분으로 나눠 2번 노출해 생성합니다. LELE(Litho-Etch-Litho-Etch)라고 불리는 이 더블 패터닝 기술은 패턴의 분할하는 단점이 있으나(연결 패턴을 동시에 패터닝해야 함) 상대적으로 간단한 구성이라 도입이 빨랐습니다.

 

반면 SADP는 먼저 Mandrel를 넣어 마스크 레이어를 생성합니다. 에칭에 의해 마스크의 불필요한 부분을 깎아 측벽 스페이서를 만듭니다. 또 마테리얼을 옮겨 최종 패턴을 만듭니다. 가공은 복잡하지만 보다 미세한 패턴을 쉽게 만들 수 있습니다.

 

인텔은 14nm 프로세스에서 FinFET 트랜지스터의 핀 피치를 42nm, 메탈 피치를 52nm ~ 56nm로 미세화 했다고 발표했습니다. Bohr는 2014년 9월 Intel Developer Forum(IDF) SF 2014의 프로세스 기술 세션에서 14nm 프로세스에 SADP를 사용했음을 인정했습니다. 또 2014년 12월의 반도체 컨퍼런스 IEDM에서는 A 14nm Logic Technology Featuring 2nd-Generation FinFET, Air-Gapped Interconnects, Self-Aligned Double Patterning and a 0.0588μm2 SRAM Cell이라는 제목의 강연에서 SADP 의해 미세 프로세스 가공이 가능하게 됐음을 설명합니다. 인텔은 2010년경부터 SADP의 도입을 검토하고 있었습니다.

 

 

인텔이 2014년 IEDM에서 발표한 14nm 공정의 가공 피치

 

 

 

인텔이 2010 년에 Advanced Semiconductor Manufacturing Conference에서 공개한 SADP에 대한 슬라이드

 

 

스케일링 법칙에서 기존의 트렌드보다 뛰어난 인텔 로드맵

 

인텔은 현재 10nm 프로세스는 14nm 프로세스와 비교해서, 게이트 피치와 메탈 피치 모두 기존의 스케일링 법칙에 따라 미세화한다고 설명합니다. 게이트 피치는 10nm가 14nm에 비해 기존보다 76%식 줄어드니 스케일링 트렌드와 거의 같습니다. 그러나 로직 셀 면적은 기존의 46%보다 더 작아집니다. 이는 핀 피치와 메탈 피치가 기존의 스케일링 법칙보다 축소하는 것을 말해줍니다.

 

 

인텔이 예측하는 10nm 세대의 게이트 피치 트렌드

 

 

인텔이 예측하는 10nm 세대 로직 셀 크기 트렌드

 

인텔은 다른 회사의 게이트 피치와 셀 높이 예측도 수행했습니다. 이를 보면 게이트 피치는 타사의 10nm가 인텔의 14nm 프로세스를 다소 밑도는 정도입니다. 로직 셀 범위에 대해서는 타사의 10nm가 인텔의 14nm 프로세스를 밑돌았으며 인텔의 10nm에 뒤쳐집니다. 인텔이 트랜지스터 당 비용에서 우수하다는 근거는 여기에 있습니다.

 

인텔은 SADP가 10nm에서도 유효하다고 말하며 2세대 SADP 기술은 더 미세한 피치가 가능할 것이라 보고 있습니다. 쉽게 말하면 인텔은 현재의 14nm 프로세스 기술의 연장선상에서 10nm 공정을 개발하고 있습니다.

 

다른 파운드리는 현재 LELE 더블 패터닝이지만 10nm 프로세스 세대에선 인텔 14nm와 유사한 SADP나 LELELE 트리플 패터닝, 또는 기타 파생 패터닝 기술을 채용한다고 볼 수 있습니다. 아래 그림은 ARM이 2015 년에 나타낸 기술 트렌드 예측으로 인텔 외에 다른 파운드리를 전망했습니다. 파운드리 업체와 밀접한 관계에있는 ARM의 전망에서도 10nm 세대는 이러한 기술이 도입됩니다. 로직 프로세스와 메모리 모두 SADP가 도입되는 것입니다.

 

 

ARM이 Salishan Conference on High-Speed ​​Computing에서 설명한 프로세스 기술 동향

 

로드맵