음... 근데 좀 미심쩍은 부분이, 인텔이 N3B 즉 TSMC의 공정을 모두 사용한다면... 로드맵이 깨지는건 둘째치고 TSMC의 공정 노드를 사용하는 순간 칩스 보조금 문제는 어떤 나비효과로 출렁이게될지 좀... 저렇게 정말 갈까? 싶네요.
참고/링크 | https://www.guru3d.com/story/intel-lunar...-and-more/ |
---|
음... 근데 좀 미심쩍은 부분이, 인텔이 N3B 즉 TSMC의 공정을 모두 사용한다면... 로드맵이 깨지는건 둘째치고 TSMC의 공정 노드를 사용하는 순간 칩스 보조금 문제는 어떤 나비효과로 출렁이게될지 좀... 저렇게 정말 갈까? 싶네요.
저번에 인텔이 설계와 생산을 분리하겠다는 선언한것도 있고해서 이번엔 맞을거 같은 느낌
그동안 인텔팹은 애로우레이크 생산준비하겠다는 의지일수도