반도체 제조/생산 기업인 글로벌 파운드리가 만든 40Mbit(5MB)의 마이크로/SoC용 임베디드 MRAM 매크로. 2017년 12월에 국제 학회 IEDM의 숏 코스 강연에서 나온 슬라이드.

 

마이컴(마이크로 컨트롤러)과 SoC(Sytem on a Chip)에 들어가는 내장 메모리용으로 제조하는 자기 저항 메모리(임베디드 MRAM)의 양산이 주요 파운드리에서 시작되려 합니다. 대만 TSMC, 미국 글로벌 파운드리, 한국 삼성전자가 각각 올해 안에임베디드 MRAM을 탑재한 마이크로 컨트롤러, 또는 SoC의 상업적인 생산에 들어갈 것으로 보입니다.

 

이들 회사들이 노리는 건 모두 마이크로 컨트롤러와 SoC에 탑재되는 임베디드 플래시 메모리의 대체입니다. CPU에서 실행되는 소프트웨어(프로그램 코드)를 저장하는 용도를 상정하고 있습니다. 

 

 

더 이상 미세화 목표가 보이지 않는 플래시 메모리 마이크로 컨트롤러

CMOS 로직 트랜지스터는 40nm 세대에서 28nm, 22nm로 제조 기술 미세화가 진행됐지만, 임베디드플래시 메모리는 개선이 늦어 최신 노드 도입이 지연됐습니다. 플래시 메모리에 내장된 마이크로 컨트롤러(플래시 마이크로 컨트롤러)의 제조 노드는 40nm에 머물러 있습니다. 현재 28nm 공정의 플래시 마이크로 컨트롤러를 양산하는 곳은 르네사스 테크놀러지 뿐입니다.

 

그런데 CMOS 로직 기술 노드에선 16/14nm 세대가 5~6년 전에 양산을 시작했고, 지금은 10nm까지 도달한 상태입니다. 앞으로는 7nm가 보급되지요. 임베디드 플래시는 22nm조차도 양산 목표가 서지 않았으니 참 대조적입니다. 거기에 최신 기술로 플래시 메모리를 양산할 전망도 크지 않습니다.

 

그래서 CMOS 로직의 미세화를 따라갈 수 있는 임베디드 비휘발성 메모리로 조목받는 것이 임베디드 MRAM(자기 저항 메모리)입니다.

 

 

독립된 MRAM과 임베디드 MRAM의 차이

MRAM(자기 저항 메모리)은 일반적으로 1개의 셀 선택 트랜지스터와 1개의 기억 소자로 메모리 셀을 구성합니다. 기억 소자는 자기 터널 접합(MTJ)이라는 자기 모멘트의 방향을 제어해 전지 저항을 바꾸는 소자입니다. 이러한 메모리 셀 트랜지스터의 머리 글자 T, 기억 소자인 저항 소자의 이니셜을 R로 표현해 1TR 셀이라고도 부릅니다.

입니다.

 

그리고 MRAM은 독립된 MRAM과 임베디드 MRAM이 있습니다. 우선 독립된 MRAM부터 봅시다.

 

자기 터널 접합 (MTJ)은 DRAM의 기억 소자(셀 캐패시터)와 마찬가지로 2단자 소자입니다. 따라서 DRAM과 마찬가지로 셀 선택 트랜지스터(MOS FET)의 연락처에 도달하도록 기억 소자를 형성할 수 있습니다. 그래서 독립된 MRAM 제품은 MOS FET의 연락처에 MTJ를 형성, 메모리 셀을 작게 만들고 저장 밀도를 극대화합니다. 

 

MRAM 벤처기업인 Everspin Technologies는 1Gbit의 대용량 독립형 MRAM의 샘플을 내놓았습니다. 다만 가격은 DRAM보다 훨씬비쌉니다. DRAM에 비해 생산 수량이 적고, MTJ의 제조 공정이 복잡한 게 그 이유입니다. 

MRAM의 기억 소자인 자기 터널 접합(MTJ)'의 구조와 동작. MTJ는 기본적으로 자유층(자기 모멘트가 자유롭게 움직이는 층)과 고정층(자기 모멘트가 움직이지 않도록 고정된 층), 터널 절연 층으로 구성됩니다. 자유층과 고정층에서 자기 모멘트의 방향은 평행하거나 역방향(반 평행) 중 하나이며, 이 때문에서 MTJ를 관통하는 전류의 크기가 변화합니다.

임베디드 MRAM은 독립된 MRAM과 제조 공정이 크게 다릅니다. 제조는 CMOS 로직의 제조 기술을 그대로 사용합니다. CMOS 로직의 마이크로 컨트롤러와 SoC에 들어가는 메모리니 제조 공정 기술이 같아야 합니다. 독립된 MRAM의 메모리 셀 구조는 너무 복잡해 이를 임베디드 메모리에 적용하기 어렵습니다. 보통은 CMOS 로직과 제조 호환성을 유지하기 위해 메모리 셀의 구조를 바꿉니다. 이런 변화는 플래시 메모리도 마찬가지입니다.

 

 

플래시를 MRAM으로 바꿀 때의 장점

플래시 메모리를 임베디드용으로 바꾸는 것과 MRAM을 임베디드용으로 바꾸는 것의 가장 큰 차이는 트랜지스터의 제조 공정입니다. 임베디드 플래시 메모리 셀 트랜지스터를 CMOS프로세스에 호환되도록 하면 로직 트렌지스터와 같은 공정으로 제조합니다. 따라서 로직 트랜지스터 기술에 큰 변화가 생기면 임베디드 플래시 메모리 기술도 똑같은 변화가 이루어져야 합니다.

 

예를 들어 CMOS 로직 트랜지스터에서 미세화를 위해 게이트 구조를 산화 질화막과 다결정 실리콘의 조합에서 고 유전율 절연막 및 금속 게이트의 조합(HKMG 구조)로 바꾸면 임베디드 플래시의 셀 트랜지스터도 HKMG 구조로 만들어야 합니다. 그 결과 HKMG 구조는 임베디드 플래시의 미세화를 저해하는 큰 원인이 됐습니다.

 

이에 비해 MRAM 공정의 임베디드 플래시는 메모리 셀을 임베디드용으로 바꿀 때 자기 터널 접합(MTJ)의 제조 공정을 바꿉니다. 연락처가 아닌 다층 배선의 제조 공정 중간에 자기 터널 접합(MTJ)을 형성합니다. 이렇게 하면 트랜지스터(셀 선택 트랜지스터)의 제조 공정과, 기억 소자의 제조 공정이 거의 완전하게 분리됩니다. 즉, 셀 선택 트랜지스터는 CMOS 로직 트랜지스터와 완벽하게 호환됩니다. HKMG 구조는 물론이고 FinFET도 상관이 없습니다. 또 벌크 실리콘 CMOS가 아니라 FD-SOI CMOS에도 비교적 쉽게 임베디드 MRAM을 만들 수 있습니다.

　

다른 장점도 있습니다. 재기록 전압과 전류가 낮고, 재기록 횟수가 많은 메모리 생산을 위해 추가하는 마스크의 수가 작습니다. 단점도 있습니다. 제조 공정으로 환산한 메모리 셀의 면적은 실제 임베디드 플래시보다 더 커집니다. 예를 들어 28nm공정과 22nm 공정은 개발 자체가 쉽지 않습니다. 또 납땜 공정의 높은 온도를 견딜 수 있는지 확인이 필요합니다. 그리고 외부 자기장의 차폐를 해야한다는 과제가 있습니다. 

 

정리하면 CMOS 로직의 미세화에 대응하기 쉽다는 게 가장 큽니다. 그래서 반도체 제조 업체들이 임베디드 MRAM 개발에 착수, 드디어 본격적인 양산을 시작하려 합니다.

 

플래시를 대체하는 MRAM과 SRAM를 대체하는 MRAM의 차이

다소 이해하기 어렵지만 임베디드 MRAM에는 2종류의 메모리가 있습니다. 하나는 내장 플래시의 대체입니다. 주 용도는 프로그램 코드의 저장입니다. 그 내용을 자주 바꾸진 않습니다. 대신 10~20년까지 긴 시간 동안 저장된 데이터를 유지해야 합니다.

 

다른 하나는 임베디드 SRAM의 대체입니다. 마이크로 컨트롤러나 SoC의 작업 영역(워크 메모리)로 할당된 메모리로, 대게는 SRAM 기술을 사용합니다. 작업 공간이니 메모리 내용을 자주 바꿔야 합니다. 1Mhz의 리프레시를 10년 간 연속 실행했다고 가정하면 누적 쓰기 횟수는 3.15x10의 14제곱입니다. 따라서 10의 14승(100조번)에 달하는 재기록 수명이 필요합니다. 대신 데이터 보존 기간은 짧아도 상관 없습니다. 1개월이면 충분합니다. 

 

8Mbit ~ 40Mbit의 임베디드 MRAM 매크로를 시작

 

주요 실리콘 파운드리들이 올해부터 내년 사이에 양산을 시작하려는 제품도 앞서 언급한 플래시를 대체하는 임베디드 MRAM입니다. SRAM 대체를 뒤로 미루고 플래시 대체를 먼서 시작하는 건 크게 두가지 이유가 있습니다. 하나는 앞서 말한대로 임베디드 플래시 메모리의 미세화가 한계에 달해서입니다. 임베디드 플래시를 대체하려는 수요는 확실히 존재합니다. 다른 하나는 기술적인 어려움이 있어서입니다. 플래시를 대체하는 MARM이 SRAM을 대체하는 MRAM보다 만들기 쉽습니다. 

 

이러한 이유로 TSMC, 글로벌 파운드리, 삼성은 플래시를 대체하는 임베디드 MRAM의 연구 개발을 진행해 왔습니다. 그 중 일부는 반도체 국제 기술 학회에서 공개됐습니다. TSMC는 40nm 세대의 대량 CMOS 로직 제조 기술로 16Mbit의 임베디드 MRAM을 만들었습니다. 글로벌 파운드리는 22nm 세대의 FD-SOI CMOS 로직 제조 기술로 40Mbit의 임베디드 MRAM을 만들었습니다. 삼성은 28nm 세대의 대량 CMOS 로직 제조 기술과 FD-SOI CMOS 로직 제조 기술로 8Mbit 임베디드 MRAM을 시작했습니다. 이 밖에 TSMC의 28nm 기술과 22nm 기술로 플래시 메모리를 대체하는 임베디드 MRAM이 개발 중입니다.

 

 

TSMC가 제작한 SoC의 실리콘 다이 사진. 16Mbit의 임베디드 MRAM 외에 표준 셀 로직 회로, SRAM, 전자 퓨즈, PLL 회로를 탑재했습니다. 제조 기술은 40nm 벌크 CMOS 기술. TSMC가 2018년 6월에 국제 학회 VLSI 심포지엄에서 발표 한 논문에서 발췌했습니다.

 

삼성이 만든 8Mbit 임베디드 MRAM 매크로의 실리콘 다이 사진. 제조 기술은 28nm의 FD-SOI CMOS 기술. 삼성이 2018년 6월에 국제 학회 VLSI 심포지엄에서 발표한 논문에서 발췌했습니다.

 

장기 신뢰성(재기록 사이클과 데이터 보존 기간) 확인 시험 결과, 상품화에 필수적인 신뢰성 품질 보증 인증 시험(고온 고습 바이어스 및 고온 방치 바이어스 납땜 내열성 등의 시험)에 따르면 좋은 결과가 나왔다고 합니다. 상품화는 이미 진행 중입니다.