HD SRAM 셀 기준으로, N5에서 N3으로 갔을 때 면적 개선이 사실상 없다시피하다고..... 기본 N3의 경우는 그나마 5% 개선되었지만, 보급형 라인인 N3E는 그냥 N5랑 완벽히 동일합니다. 물론 로직이 아닌 SRAM 기준이지만, 어쨌거나 N5로 만들던 캐시 메모리 등을 N3E로 만들어도 면적 감소가 안된단 뜻이죠.

 

사실 N5에서 트랜지스터 밀도 이빨까던 것(실제로 출시한 제품들의 밀도와 자사가 홍보하는 밀도와의 괴리가 매우 심함) 생각하면 5nm 이후의 미세공정은 TSMC에게조차도 결코 쉬운 일이 아니긴 한가봅니다.