TSMC가 3nm 공정인 N3B와 그 변형 공정인 N3E에 대해 설명했습니다. N3E의 경우 고밀도 SRAM 셀의 크기가 N5와 똑같습니다. N3B의 경우 SRAM 셀이 조금 줄어들긴 하지만 5%에 불과합니다.
N3B와 N3E의 트랜지스터 스케일링은 1.6x와 1.7x지만 SRAM 부분은 1.0x와 1.05x에 불과한 것입니다. 따라서 신형 공정을 써서 칩을 미세화해도, SRAM 캐시가 차지하는 영역은 거의 줄어들지 않기에 신형 공정의 도입 효과 역시 줄어들게 됩니다.
이걸 가지고 TSMC나 TSMC의 3nm가 특별하게 구리다고 해석하면 안 되고요. 메모리 쪽은 원래 셀 크기를 줄이기가 힘듭니다.
인텔 역시 SRAM 셀을 줄이고 있으나, 인텔 4는 0.5~0.6x의 스케일링에서 0.7~0.8x로 줄었습니다. 인텔 3 공정은 그보다 더 나빠질 것으로 보입니다.
그래서 업계에서는 SRAM의 밀도를 높이는 건 포기하고 MRAM, FeRAM, NRAM, RPAM, STT-RAM, PCM 같은 다른 종류의 메모리를 연구하고 있습니다.