AMD가 3D 스택 기술의 미래에 대해 설명했습니다. TSV를 통한 3D 스택은 다이 위에 다이를 쌓아, CPU 위에 CPU나 DRAM을 적층하는 것이 가능합니다. 코어에 다른 코어 블럭을 쌓는 식으로 발전하고 있습니다. TSV 적층은 각각의 코어를 모듈별로 분할하거나 회로별로 나누는 식으로 나아가리라 에측합니다.
여기에서 AMD는 인텔의 포베로스/EMIC를 비롯한 모든 스택 기술을 열거하며 설명했습니다. AMD의 경우 9미크론의 마이크로 범프 피치를 자사의 3D V 캐시에 사용했는데, 이는 인텔 포베로스 다이렉트의 10미크론보다 밀도가 조금 더 높습니다. AMD는 이 3D 칩렛 기술이 3배 더 높은 인터커넥트 에너지 효율과 15배 더 높은 인터커넥트 밀도를 제공할거라 예측합니다.
AMD는 실리콘 TSV를 사용하는 젠3 기반 3D 칩셋 계획을 이미 발표한 바 있습니다. 기존의 32MB L3 캐시 위에 64MB 캐시를 더해 성능을 15% 더 높여준다고 밝힌 바 있습니다.