AMD 에픽은 1세대 네이플스, 2세대 로마, 3세대 밀라노, 4세대 제노아라는 코드네임을 씁니다. 각 세대마다 젠 아키텍처가 업그레이드되지요. 

 

세번째 에픽 프로세서는 7nm+ 공정의 젠 3 아키텍처고, 15개의 다이를 내장한다는 점에서 흥미롭습니다. 15개 중 1개는 I/O 코어겠지요. 그럼 나머지 14개는 연산 다이일까요? 그렇게 보긴 어렵다는 추측입니다.

 

8채널 DDR4 메모리의 대역폭은 10개의 CCD, 다시 말해 80코어까지만 커버합니다. 그럼 나머지 4개의 다이는요? 이게 HBM 메모리가 될 거라고 보고 있습니다. 즉 에픽 밀라노는 8+6+1과 10+4+1 구성이 가능하다고. 

 

HBM은 DDR4보다 더 넓은 대역폭과 낮은 레이턴시가 특징입니다. L3 캐시와 DDR4 메모리 사이에 위치해 L4 정도의 역할을 하겠군요. 다만 밀라노가 8+1이라는 설도 있었습니다. 그럼 HBM 내장 버전이 따로 나올까요?