1. ZEN1&ZEN+
CCD(4C-4C) 8C 1세트
여기서 수율에 따라 4C/6C/8C 라인업이 나왔지요
여기서 IF로 MCM으로 구성하면 32C까지 늘어나죠
대신 12/16/24/32로만 구성된다는 특징이 있었습니다
그런데 요번에 MCM 구성(?)이 조금 달라졌드랬죠
2. ZEN2
칩렛s + IO칩셋
여기서 EPYC ROME은 64C까지 가능한 것을 보여 주었습니다
궁금한 것은 그럼 쓰레드리퍼 3세대의 코어 구성은 어떻게 될까요?
제가 개발쪽이긴 한데 소프트웨어 쪽이라 잘 모르겠는 것이-
ZEN2에서도 칩렛 구성은 2의 배수로만 되는 것일까요,
아니면 3이나 5같은 홀수 구성도 가능할까요??
(만약 홀수도 된다면 18C 부터 출시될 가능성도 보이네요)
근데 인텔도 아니고 굳이 쓸데없이 그런식으로 라인업을 늘릴까 싶기도 하구요.
*추가
https://images.anandtech.com/doci/14525/Mike_Clark-Next_Horizon_Gaming-CPU_Architecture_06092019-page-010.jpg
이번 라이젠 라인업 구성을 봐선 단순히 칩렛과 I/O 다이를 연결하는 하나의 IF가 끝인듯 한데, 뭐 이런 구성이면 I/O 다이쪽의 동기화 로직 등을 확장성있게 설계만 하면 홀수 칩렛도 별 문제는 안되겠죠.