제온 파이 기반 시스템 구축을 위한 레퍼런스 개발

 

 

인텔은 14nm 프로세스 세대의 새로운 멀티 코어 프로세서인 나이츠 랜딩을 공식 발표했습니다. PCI-E 카드 기반 보조 프로세서인 기존의 제온 파이(나이츠 코너)와 달리, 나이츠 랜딩은 혼자서 부팅이 가능한 메인 CPU로 출시됐습니다. 또한 나이츠 랜딩은 인텔이 개발한 HPC 패브릭인 Omni-Path를 패키지에 통합한 버전이 제공됩니다.

 

 

인텔 확장 시스템 프레임 워크

 

 

인텔 SSF 파트너

 

 

HPC 시스템의 구축을 쉽게 하는 인텔 SSF

 

인텔은 나이츠 랜딩 프로세서를 제공할 뿐만 아니라, 시스템 구축의 기준이 되는 프레임 워크를 제시합니다. 호스트 CPU로 부팅 가능하며 패브릭 상호 연결도 되는 나이츠 랜딩에 맞는 프레임 워크입니다. 인텔 확장 시스템 프레임 워크(SSF : Scalable System Framework)는 제온 파이 시스템 뿐만 아니라 제온 파이+제온이나 제온으로만 구성된 시스템의 레퍼런스가 됩니다.

 

 

인텔의 Hugo Saleh(Director of Segment Marketing, DCSG Technical Computing Group, Intel)는 다음과 같이 설명합니다.

 

"10년 전만 해도 슈퍼 컴퓨터라면 적용과 스케일이 어렵기로 악명이 높았습니다. 고성능 시스템을 구축하거나 또는 하나의 시스템을 스케일(업 또는 다운)하는 것은 매우 어려워, 우리는 나이츠 랜딩에서 적용과 확장을 쉽게 하기 위해 SSF를 제공하기로 했습니다.

 

이것은 HPC 시스템을 쉽게 도입하거나 스케일 할 수 있도록 하는 프레임 워크입니다. SSF를 사용하면 HPC 시스템을 간단하고 효율적으로 쉽게 적용 할 수 있습니다. 중간이나 소규모 시스템에서는 도입의 부담을 줄여 아주 좋은 솔루션이 될 것입니다. 하지만 그것 뿐만 아니라 HPC 업계의 큰 제조사도 이를 채용하고 있습니다.

 

SSF는 브로드웰 기반의 제온 설계로 시작해 나이츠 랜딩의 제온 파이를 나중에 더했습니다. 우리는 엔지니어링을 개선해 제온 파이와 제온을 모두, 혹은 어느 한 쪽으로만 구성된 시스템의 프레임워크 설계와 평가를 해 왔습니다. 두 종의 프로세서 시스템에서 소프트웨어 호환성 검증을 수행하고 있지요.

 

호환성을 다른 시스템 사이나 다른 시스템 세대 사이에서도 유지할 수 있도록 했습니다. 또한 OEM 공급 업체에 제공하는 검증 도구를 개발해 왔습니다. SSF는 인텔이 권장하는 레퍼런스 제온 파이 시스템 구성을 올해 안에 2종류 제공할 예정입니다. 제조사가 시스템을 구축할 때 가이드로 삼을 수 있게 될 것입니다."

 

 

나이츠 랜딩의 다이

 

 

머신 런닝을 대상으로 삼은 인텔

 

인텔은 나이츠 랜딩과 확장 시스템 프레임 워크(SFF)에서 머신 런닝을 목표로 삼고 있습니다. 이것은 머신 러닝의 파이프라인 전체에 인텔의 접근 방식이 유효하기 때문이라고 합니다.

 

"제온 파이나 제온에 해당하는 SSF는 머신 런닝에서도 장점을 발휘합니다. 머신 런닝의 인식 페이즈를 (교육과) 같은 아키텍처에서 실현할 수 있어서입니다. 따라서 인식의 오류를 줄일 수 있습니다.

 

또한 머신 러닝 알고리즘이 IA (Intel Architecture)에서 실행된다는 건 큰 장점입니다. 예를 들어 머신 러닝 연구자가 자신의 노트북 PC의 단일 노드에서 실행시킨 알고리즘을 그대로 대형 시스템의 제온 파이 수백개에서 실행시킬 수 있습니다."

 

 

제온 파이에서 머신 런닝 훈련을 커버

 

 

머신 런닝을 가속화하는 제온 파이

 

 

머신 러닝 툴 /라이브러리에도 주력

 

머신 러닝은 방대한 데이터로 신경망을 학습하는 학습과, 이걸로 구축된 신경망으로 인식하는 추론의 2가지 단계가 있습니다. 학습에는 엄청난 컴퓨팅 성능이 필요하기에 제온 파이나 GPU 같은 병렬 연산 성능이 중요합니다. 반면 추론은 상대적으로 처리가 가볍습니다. 인텔은 자사 아키텍처에서 머신 런닝의 두 단계를 하나의 아키텍처에 통합, 머신 런닝을 쉽고 높은 정밀도로 수행할 수 있다고 주장합니다.

 

 

HPC 전용 기술이 머신 런닝에서 데이터 센터로 유입

 

 

인텔이 HPC를 위해 개발한 제온 파이에서 머신 러닝까지 목표로 하는 건, 머신 러닝이 빠르게 성장하는 시장인데다, 필요한 기술이 HPC에 가깝기 때문입니다.

 

Saleh는 "많은 사례에서 머신 러닝 알고리즘은 HPC 워크로드와 유사한 기술, 유사한 성능, 유사한 확장, 유사한 대역을 요구합니다. HPC과 머신 러닝은 기술적으로 매우 가까우며, 그래서 HPC를 노리는 우리의 SFF는 머신 러닝에도 적용할 수 있다고 생각합니다.

 

머신 러닝은 자체 클라우드 서비스 등에서 매우 중요해졌습니다. 따라서 현재 인텔은 머신 러닝 시장에 집중하고 있습니다. 머신 러닝 툴과 라이브러리에 엄청난 투자를 하고 있습니다"고 말했습니다.

 

머신 런닝이 필요로 하는 기술과 HPC의 친화력은 많은 HPC 관계자가 동의하고 있습니다. ISC에서도 "Deep Learning goes HPC"(Janis Keuper, Competence Center High Performance Computing, Fr​​aunhofer ITWM, Kaiserslautern, Germany)란 이름의 강연이 있었습니다.

 

현재 딥 러닝이나 Deep Neuronal Network 같은 머신 런닝에선 빠른 매트릭스 계산과 고속 인터커넥트 광대역 메모리 등이 필요합니다. 이들은 HPC 시스템이 추구해온 방향입니다. 따라서 머신 러닝은 HPC 응용 프로그램의 하나로서 급속히 성장하고 있습니다.

 

한편 HPC 카테고리가 아닌 데이터 센터에서 머신 러닝을 실행하기 위해 시스템을 변혁하려고 합니다. 그리고 머신 러닝을 위한 시스템을 구축하려면 기업 데이터 센터와 클라우드 데이터 센터도 HPC 기술로 향하게 됩니다. 즉, 머신 러닝에 의해 지금까지 분리 된 HPC와 데이터 센터가 기술적으로 접근하고 있습니다.

 

 

나이츠 랜딩은 GPU 급의 벡터 연산 성능, 광대역 메모리 대역폭 인터커넥트를 갖춥니다.

 

 

현재 HPC 기술의 트렌드인 벡터 프로세서(나이츠 시리즈나 GPU 등)에 의한 가속, 광대역 메모리, 광대역 패브릭 노드의 확장성, 소프트웨어 인프라는 모두 머신 러닝에 유용합니다. 머신 러닝에 따라 지금까지 HPC의 업계에만 쓰이던 기술이 일반적인 데이터 센터에도 쓰이게 됩니다.

 

이러한 경향은 어제 오늘 시작된 것이 아니라 빅 데이터가 시작했을 때부터 예언된 것입니다. 빅 데이터 시대가 되면 데이터 센터 및 슈퍼 컴퓨터의 컨버전스가 일어날 것이라는 분석은 도쿄 공업 대학의 마츠오카 사토시 교수 등이 주장한 바 있습니다. 지금은 이런 인식이 널리 퍼진 상태지요.

 

 

슈퍼 컴퓨터와 데이터 센터의 컨버전스를 상정하는 인텔

 

빅 데이터를 분석하는 머신 러닝을 통해 돌파루글 열면, HPC 용으로 지금까지 개발해온 기술이 더 넓은 시장에 펼쳐지게 됩니다. 프로세서 사업 쪽에서 본다면 더 비싼 프로세서를 팔게 되고, HPC의 관점에서 보면 시장의 확대에 따른 비용 절감이 기대됩니다. 데이터 센터 측에서 보면 시스템의 대전환이 이루어집니다. 인텔은 그런 전개를 염두에 두고 나이츠 랜딩을 업그레이드했습니다.

 

 

제온 파이의 패키지

 

 

웨이퍼

 

 

제온 파이와 FPGA 가속기의 분리

 

인텔은 머신 러닝 시대에 맞춰 서버용 제품 라인업을 확장하고 있습니다. 멀티코어 제온과 멀티코어 제온 파이 외에도 FPGA (Field-Programmable Gate Array)도 Altera를 인수하며 라인업에 추가했습니다. 그러나 이를 위한 인텔의 전략은 별로 확실하지 않은 것처럼 보입니다.

 

프로그램으로 하드 로직을바꿀 수있는 FPGA는, 이론적으로는 다양한 애플리케이션에 적용할 수 있습니다. 애플리케이션에 최적화 된 로직을 하드웨어적으로 구현해 FPGA는 효율적으로 가속할 수 있습니다. FPGA는 마이크로소프트가 데이터 센터에 기본 요소로 통합함으로써 주목도가 높아지고 있습니다. 그리고 응용 프로그램 로직을 가속하는 FPGA, 병렬로 가속하는 제온 파이는 일부 경쟁하는 사이가 될 것으로 보입니다.

 

Saleh는 인텔의 전략에서 FPGA의 위치에 대해 다음과 같이 설명합니다.

 

"우리는 제온, 제온 파이 외에도 FPGA도(서버용 제품) 라인업을 준비하고 있습니다 .FPGA와 제온 파이는 함께 나아갑니다. 응용 프로그램에서 자주 사용하는 특정 알고리즘을 FPGA가 가지고 가면서 성능이 대폭 향상되기 때문입니다.

 

업계에서는 전통적으로 ASIC(Application Specific Integrated Circuit : 주문형 IC)가 가속기로 쓰였습니다. 맞춤형 ASIC을 설계할 수 있을 만큼 자금이 있고 가속 알고리즘이 정해져 있다면 ASIC는 좋은 해결책입니다. 그러나 머신 러닝과 같은 알고리즘을 업데이트해야하는 경우는 FPGA가 적합합니다. FPGA라면 유연성과 ASIC의 성능을 모두 잡을 수 있습니다.

 

FPGA는 데이터 센터, 특히 클라우드형 서비스에 도움이 될 것입니다. 대규모 클라우드 공급자가 한가지 응용 프로그램의 성능을 향상하고 싶을 경우가 그렇지요. 응용 프로그램 성능을 필요로하는 특정 알고리즘을 FPGA에서 실행하면 전체 성능이 올라갑니다. FPGA는 머신 러닝과 같은 전문화 된 워크로드의 일부로 큰 장점을 갖고 있습니다.

 

그러나 현재는 FPGA의 단점 때문에 쓰기 어려운 점이 있습니다. FPGA 프로그래밍에서는 평범한 코드를 작성하는 것이 아니라, VHDL (VHSIC Hardware Description Language) 등의 지식이 필요하기 때문입니다. 그러나 일단 FPGA를 프로그램 해버리면, FPGA로 실행되는 부분은 가속할 수 있습니다. 그래서 반복 사용되는 부분을 FPGA로 가져오는 게 바람직합니다."

 

 

인텔이 알테라를 통합

 

이 설명에선 인텔 FPGA의 위치를 잘 알 수 있습니다. FPGA 프로그래밍은 일반적으로 프로세서의 프로그래밍과 달리 난이도가 높습니다. 프로그래밍을 쉽게 해주는 툴이 제공되지만, 그래도 최적화에는 FPGA 하드웨어와 하드웨어 기술 언어에 대한 지식이 어느 정도 필요합니다. 따라서 애플리케이션 로직을 FPGA에 도입하려면 상당히 어려운 점이 있습니다.

 

그러나 응용 프로그램에서, 특히 컴퓨팅 성능을 필요로하는 특정 알고리즘 부분이라면 번거롭더라도 FPGA를 프로그래밍하는 게 맞습니다. 병목 현상을 일으키는 부분이 FPGA 하드웨어에서 실행되면서 성능이 대폭 향상하기 때문입니다. 그리고 FPGA라면 커스텀 ASIC처럼 칩 개발 비용을 따로 들이지 ㅇ낳아도 이용 가능합니다.

 

 

CPU에 통합되는 인텔의 FPGA

인텔은 FPGA의 활용을 이렇게보고있다. FPGA는 범용으로 사용되는 제온이나 제온 파이와는 차별화되며, ASIC을 대체한다는 구상입니다. 프로그래밍의 어려움으로 FPGA를 제온 파이 같은 프로세서로 대체해 나가진 않을 것이라고 봅니다. 장기적으로는 그런 상황도 바뀔 가능성이 있음을 시사하고 있습니다만.

 

"앞으로 몇 년 동안 기술 발전을 통해 FPGA 프로그래밍은 쉽게 바뀌어 나갈 것입니다. 현재의 문제도 개선되겠지요. 이와 함께 FPGA는 프로세서에 통합된 솔루션이 되어 나갈 것입니다. 인텔은 2개의 다른 FPGA 솔루션을 제공하고 있습니다. 하나는 개별 FPGA로 인텔의 CPU 소켓에 장착할 수 있는 것이며 QPI를 통해 CPU와 연결합니다.

 

또 하나는 FPGA를 브로드웰 CPU와 함께 하나의 소켓에 통합한 제품입니다. 프로세서와 FPGA를 하나의 패키지에 넣었습니다. 이 FPGA 통합 버전은 아직 출시하지 않았지만 개발 모델을 고객에게 제공하고 있습니다. 두 가지 솔루션을 다른 응용 프로그램에 맞춰 준비하고 있습니다.

 

그럼 CPU와 FPGA를 같은 다이(반도체 본체)에 통합하는 것은 어떨까요?. 여기에 대해선 앞으로 많은 가능성이 있고, 우리는 다양한 조합을 예상하고 있다고 밖에 말할 수 없습니다."(Hugo Saleh )

 

인텔은 2015년에 FPGA 제조업체인 알테라를 인수하면서 FPGA를 CPU에 통합하는 솔루션을 제시했습니다. 알테라는 인텔 CPU 소켓에 대응한 제품을 제공하고 있었으나, 인텔과의 통합으로 CPU와 FPGA를 통합한 패키지 제품이 예고된 바 있습니다. 브로드웰-EP와 통합한 제품의 경우 "Open Compute Project US Summit 2016 에서 발표했습니다. 또한 그 전에는 CPU와 FPGA를 완벽하게 통합한 제품도 그려져 있습니다.

 

 

인텔이 알테라 인수 시 제시한 로드맵

 

 

인텔의 서버용 제품 포지션

 

 

QPI 기반 FPGA 솔루션

 

인텔은 특정 용도의 가속을 수행하는 ASIC형 가속에 그다지 긍정적이지 않습니다. 그러나 클라우드 서비스에서 가장 큰 비중을 차지한 구글은 머신 러닝을 가속화하는 전용 프로세서인 Tensor Processing Unit (TPU)를 자체 개발해 배포하고 있습니다. 멀티 코어보다 더욱 응용 프로그램에 맞춘 솔루션입니다. 이러한 움직임은 어떻게 보고 있을까요.

 

"일반론을 말하면 업계는 혁신을 계속해 나갈 것입니다. 그리고 구글의 TPU는 고도의 커스텀된 워크로드 애플리케이션을 위한 것이라 보고 있으며, 매우 ASIC 적인 접근이라고 생각합니다.

 

물론 구글은 인텔에 있어서 가장 중요한 고객 중 하나이며, 그들이 원하는 개형에 맞는 것을 지속적으로 제공할 예정입니다. 구글은 제온 파이도 사용 중이니 우리가 협력할 기회가 있다고 생각합니다."

 

구글의 애플리케이션 특화형 프로세서인 TPU, 마이크로소프트의 FPGA 등으로 현재 데이터센터 아키텍처는 전환기를 맞아 크게 변화하고 있습니다. 인텔은 그 충격을 여러 솔루션으로 분산시켜 극복하려 합니다.