삼성전자는 SEDEX 2022에서 2나노 공정 전환 과정에서 BSPDN(Back Side Power Delivery Network)을 적극적으로 활용하겠다고 밝혔다. 

 

“파운드리 시장에서 미세공정 기술은 하이케이 메탈 게이트(High K Metal Gate) 기반 플래너 펫(Planar FET)에서 핀펫(FinFET)→MBCFET→BSPDN으로 진화하고 있다”며 “MBCFET에서 추가할 기술로 2나노 과정에서 적용하기 위해 BSPDN 기술을 연구하고 있다” 

 

BSPDN은 핀펫이나 MBCFET과 접근 방식이 다르다. 현재 삼성전자와 인텔, TSMC가 주도하는 ‘칩렛’을 좀 더 발전시킨 기술이라고 보면 이해가 쉽다. BSPDN은 단순히 칩의 통합을 넘어 웨이퍼 후면까지 적극적으로 활용한 기술을 말한다. FSPDN(Front Side Power Delivery Network)과 대비되는 개념이다. 

 

3D-SOC는 웨이퍼 접합 기술을 활용해 로직과 메모리 부분을 합쳐 구현한다. 다만 기존 FSPDN의 경우 전면부의 한정된 공간을 두고 각 칩이 복잡한 구조를 이루고 있다. 이 과정에서 후면은 사실상 별다른 역할을 하지 않았다. 

반면 BSPDN의 경우 웨이퍼 전면에 로직 등 주요 기능을 넣고 후면에는 전력(파워) 전달이나 신호 라우팅 등의 기능을 맡기는 형태다. 2019년 IMEC에서 처음 제시한 개념으로 2021년 IEDM에 등장한 ‘2나노 공정에서 후면 상호 연결을 이용한 SRAM 매크로 및 로직의 설계와 최적화’란 논문에는 BSPDN 기술이 일부 소개됐다. 

SRAM 매크로의 경우, BSPDN 방식으로 구현하면 FSPDN 대비 44% 성능 개선, 전력 효율성은 30% 향상되는 것으로 나타났다. 로직의 경우 속도는 2.5배, 효율성은 60% 개선되는 것으로 조사됐다. 전력 공급 네트워크를 웨이퍼 후면으로 이동시킬 수 있다면 전면 부분 라우팅 혼잡 문제를 해결할 수 있다는 것이 논문의 핵심 내용이다.