imec가 N2(2nm 공정) 반도체 설계를 위한 디자인 키트를 공개했습니다.
BSPDN(Backside Power Delivery Network) 등의 N2 기술을 이용한 가상 디지털 설계 키트로 디지털 표준 셀 라이브러리, SRAM IP 매크로 세트 등의 인프라가 포함됩니다. 카덴스나 시놉시스 등이 제공하는 eDA 툴에 기본 탑재됩니다.
앞으로는 A14 등의 미세 노드도 지원해 나갈 예정입니다.
참고/링크 | https://www.imec-int.com/en/press/imec-l...it-n2-node |
---|
imec가 N2(2nm 공정) 반도체 설계를 위한 디자인 키트를 공개했습니다.
BSPDN(Backside Power Delivery Network) 등의 N2 기술을 이용한 가상 디지털 설계 키트로 디지털 표준 셀 라이브러리, SRAM IP 매크로 세트 등의 인프라가 포함됩니다. 카덴스나 시놉시스 등이 제공하는 eDA 툴에 기본 탑재됩니다.
앞으로는 A14 등의 미세 노드도 지원해 나갈 예정입니다.