키오시아와 웨스턴 디지털이 개발해서 VSLI 심포지엄에 공개한 낸드 플래시 메모리 기술입니다. 

 

우선 8면 3D 낸드 메모리가 있습니다. 210단 이상의 적층과 3.2GT/s의 인터페이스를 갖춥니다. 지금의 키오시아 1T 3D TLC 낸드는 218단 4면 낸드인데, 17Gb/제곱mm의 밀도를 갖춥니다. 낸드 플레인을 8면으로 늘리면서 205MB/s의 기록 속도에 쓰기 레이턴시는 56μs에서 40μs로 줄였습니다. 

 

8면이 되면서 가로축 방향의 데이터 쿼리 영역이 41%로 줄어들어 메모리와 호스트 사이의 전송 속도가 빨라졌다고 하네요. 또 하이브리드 행 주소 디코드를 도입해 배선 정체를 줄였습니다. 그리고 한 번의 펄스로 2개의 메모리 셀을 감지할 수 있도록 해서 처리량을 늘렸습니다. 

 

300단 낸드 플래시 메모리도 있습니다. MILC(Metal Induced Lateral Crystallization) 기술을 사용해 수직 메모리 홀에 14미크론 길이의 마카로니같은 실리콘 채널이 만들어집니다. 여기에서 불순물과 결함을 제거하는 니켈 게터링 방법을 도입해 셀 어레이 성능을 높였습니다. 그래서 셀 신뢰성을 유지하면서 판독 노이즈를 40% 줄이고 채널 용량도 10배 증가했습니다.

 

또 도쿄 일렉트론은 400단 이상의 3D 낸드 플래시 메모리를 위해 10미크론 이상의 수직 채널을 드릴링하는 방법을 설명합니다. High-Aspect-Ratio(HAR) 유전체 식각 기술은 극저온 웨이퍼 스테이지와 새로운 가스를 써서 독성 물질이나 대량의 에너지 소비 없이도 10미크론 높이의 채널을 만들고 탄소 배출은 84% 줄였다고 합니다.