인텔이 후면 PDN(backside power delivery network)라는 기술을 18A와 20A 공정에 도입할 예정입니다. VLSI 2023 심포지엄에서는 인텔 4 노드(7nm)로 테스트 칩을 만든 성과를 공개했습니다.
이 칩은 인텔의 E 코어로 구성됐는데요. 표준 셀 설계의 90% 이상을 쓸 수 있으며, 클럭도 5%가 올랐습니다.
후면 PDN은 전력 레일을 칩 뒤로 옮겨서 I/O와 전원 배선을 분리합니다. 이렇게 하면 저항을 줄이고 성능을 높일 수 있습니다. 또 트랜지스터 밀도도 향상된다고 하네요.