삼성은 1년 전부터 SF3E(3nm GAA 초기 버전) 공정으로 칩을 양산한다고 발표했지만 그게 뭔지는 공개하지 않았는데요.
MicroBT의 Whatsminer M56S++ 채굴기에 탑재되는 ASIC가 이 삼성 3nm GAA 공정을 써서 만든 거라고 합니다.
채굴용 ASIC는 반복된 로직과 최소한의 SRAM 셀로 구성된 소규모 디자인인 경우가 많습니다. 삼성이 이 공정과 칩의 상세 정보를 공개하진 않았지만, 이것만으로 삼성 3나노의 수율이나 성능을 단정짓긴 어렵습니다.