IMW 2019 폐회를 알리는 슬라이드

 

반도체 메모리 기술의 연구 개발 관련 국제 학회인 국제 메모리 워크숍(2019 IEEE 11th International Memory Workshop (IMW 2019))가 미국 캘리포니아 주 몬타레이에서 2019년 5월 12일~15일의 일정으로 열렸습니다.

 

 

워크숍에 등록한 사람은 238명, 숏 코스는 131명으로, 워크숍 참가자의 절반이 숏 코스에 참여한 셈입니다. 국가별로 따지면 미국이 49%인 117명, 아시아가 38%인 90명, 유럽이 13%인 31명.

 

 

지난 행사의 참가자

 

 

2020년 5월 17일~20일에 독일 드레스덴에서 다음 워크숍이 열립니다. 

 

 

드레스덴 주변은 반도체 관련 회사들이 많습니다. 2백개. 직원 수는 2만명 이상.

 

 

다음 IMW의 의장 목록.

 

차세대 MRAM 기술로 서브 나노미터 초의 스위칭을 달성

기술 강연에서 어떤 내용이 나왔는지를 봅시다. 연구 개발 기관인 imec는 차세대 MRAM 기술, 스핀 궤도 토크 MRAM(SOT-MRAM)의 기억 소자를 만들었습니다. 현재의 MRAM 기술인 스핀 토크 주입 MRAM(STT-MRAM)의 10배에 달하는 고속 스위칭(데이터 리프레시)를 달성했습니다.

 

현재 상품화된 MRAM 기술 STT(Spin-Transfer-Torque) -MRAM는 마이크로 프로세서와 SoC(System on a Chip) 등의 캐시에 적용될 것이라 기대를 받았습니다. 캐시의 SRAM 기술보다 대기 상태의 소비 전력이 낮다는 게 가장 큰 이유입니다. 그러나 STT-MRAM 기술은 동작시 소비 전력이 높고, 쓰기 시간(자화 반전에 필요한 시간)이 길며, 재기록 휫수(수명)에 제한이 있으며 지금도 그 해결책이 나오지 않았습니다.

 

그래서 그 대안으로 나온 게 차세대 MRAM 기술이며, 대표적인 메모리 기술은 스핀 궤도 토크 MRAM(SOT-MRAM)입니다. STT-MRAM과 SOT-MRAM의 기억 소자 구조는 상당히 비슷합니다. 모두 자기 터널 접합(MTJ)을 기억 소자로 사용합니다. MTJ는 고정층(RL)과 자유층(FL)이 있고, 그 사이에 얇은 터널 절연막 층을 겹친 3층 구조가 기본입니다. FL의 자화 방향을 바꿔 저장된 데이터(전기 저항)을 새로 만듭니다.

 

기존의 STT-MRAM은 자유층(FL)의 자화 방향을 바꿀 때 스핀 방향에 모인 전자를 MTJ에 대량으로 주입합니다. 주입된 전자 스핀은 자유층의 전자 스핀과 반대 방향이라 주입 전자의 스핀에 의해, 토크가 자유층의 전자 스핀을 움직이는 토크가 되고, 결국 자유층의 스핀 방향을 반전(자화 반전)시킵니다. 

 

여기서 문제가 되는 게 데이터 리프레시를 반복하면 주입된 전자로 터널의 절연층이 조금씩 열화돼, 데이터 재기록 수명이 줄어든다는 겁니다. 재기록 수명을 늘리려면 주입하는 전자의 양, 다시 말해 전류를 조금씩 낮춰야 합니다. 하지만 재기록 전류를 낮추면 스핀의 자화 반전(스위칭)에 필요한 시간이 길어지고 고속 메모리 캐시 용으로 쓰지 못합니다.

 

 

터널 절연층에 전류를 주입하지 않고 자화 반전하기

그래서 자기 터널 접합에 전류(전자)를 주입하지 않고, 자유층(FL)의 자화를 반전시키는 구조를 고안했습니다. 그 중 하나가 위에서 소개한 스핀 궤도 토크 MRAM (SOT-MRAM)입니다. SOT(Spin Orbit Torque)-MRAM의 기억 소자는 자기 터널 접합 (MTJ)의 자유층(FL)에 닿도록 중금속 박막을 붙인 구조입니다. 중금속 박막 재료는 스핀 홀 효과(SHE : Spin Hall Effect)라는 물리 현상을 일으킬만한 것을 고릅니다. 구체적으로는 텅스텐(W), 백금(Pt), 탄탈륨(Ta)이 있습니다. 

 

스핀 홀 효과는 전류를 보내면 전자 스핀의 상태에 따라 서로 반대되는 방향의 힘을 지닌 업 스핀 전자와 다운 스핀 전자가 전류에 직교해 반대 방향으로 이동하는 현상입니다. 전류를 보내면 전자 스핀의 편향, 즉 자기 모멘트가 생깁니다. 이 효과를 이용하여 데이터를 재기록합니다.

 

우선, 중금속 층에 전류를 흘려 스핀 홀 효과를 발생시킵니다. 그러자 중금속 층의 표면(MTJ의 자유층과 접하는 쪽)과 뒷면에 다른 스핀의 전자가 모입니다. 이 때 중금속 층의 표면에 모인 스핀의 방향이 자유층의 스핀 방향과 반대인 경우 상호 작용에 의해 자유층의 스핀 방향이 반전합니다. 즉 자화 반전이 일어납니다. 또한 중금속 층에 전류를 흐르면 SOT-MRAM의 기억 소자는 중금속 층의 2개의 바닥 전극(BE)을 갖춘 3단 소자가 됩니다. 또 스위칭 속도 때문에 약한 외부 자계(정자계)를 필요로 합니다. 

 

 

STT-MRAM과 SOT-MRAM의 성능을 같은 기억 소자에서 비교

imec는 자기 터널 접합 (MTJ)과 중금속 층을 갖춘 기억 소자를 만들었습니다. 이 기억 소자는 STT-MRAM과 SOT-MRAM의 두 원리로 작동합니다. 그래서 같은 기억 소자에서 양자의 성능을 비교할 수 있습니다. 

 

STT-MRAM과 SOT-MRAM을 겸하는 기억 소자의 단면 구조. 아래부터 바닥 전극(BE) 스핀 궤도 토크(SOT) 중금속 층, 자유 층(FL), 터널 절연막 층(MgO), 고정층(RL) 하드 레이어(HL)의 순서입니다. 노란 화살표는 자화(자기 모멘트)의 방향. 빨간색 화살표는 데이터 읽기 동작에서 전류 경로. 파란색 화살표는 데이터 쓰기 동작 전류 경로. SOT-Write로 표기 된 화살표가 스핀 궤도 토크 (SOT) MRAM의 전류 경로. STT-Write라 표기된 화살표가 스핀 주입(STT) MRAM의 전류 경로입니다.

 

 

기억 소자의 제조 공정(왼쪽)와 기억 소자의 단면을 전자 현미경으로 관찰한 사진(중앙 오른쪽). 기억 소자 원통형부분의 직경은 약 62nm. SOT 층의 폭은 약 210nm, SOT 층의 재료는 β 텅스텐(W)입니다.

 

샘플 기억 소자는 STT-MRAM 모드 스위칭 및 SOT-MRAM 모드 스위칭 모두에서 작동했습니다. STT-MRAM 모드 스위칭에 필요한 전압은 약 0.5V~1.0V로, 스위칭(평행 상태에서 반 평행 상태로의 전이)에 필요한 전압 펄스의 시간은 5ns ~ 20ns입니다. 또한 외부 자기장은 인가하지 않습니다. 

 

 

SOT-MRAM 모드 스위칭에 필요한 전압은 약 0.3V~1.0V로 스위칭에 필요한 펄스의 시간은 0.28ns(280ps)~5ns입니다. 외부 자계의 크기는 24mT입니다. 동일한 스위칭 전압에서 비교하면 STT 모드에서 5ns, SOT 모드에서 280ps니 스위칭 시간이 1/10 이하로 줄었습니다. 스위칭에 필요한 에너지는 STT 모드가 5ns에 스위칭 470fJ, SOT 모드가 280ps에 스위칭 350fJ로 빠르면서도 에너지 소비량이 작습니다.

 

스핀 궤도 토크 MRAM(SOT-MRAM)의 기억 소자는 빠르면서도 소비 전력이 낮습니다. 재기록 사이클 수명과 데이터 보존 특성 등의 장기 신뢰성은 아직 확인이 필요합니다. 3단 소자라서 메모리 셀 레이아웃을 어떻게 할 것인지 불확실한 점도 있고, 외부 자기장을 필요로 한다는 단점도 있습니다. 아직은 기초 연구 단계니 앞으로 어떻게 바뀔지 볼 필요가 있습니다.