TSMC는 올해 7nm 공정 양산에 그치지 않고, 내년 4월부터 5nm EUV 공정 시험 생산에 들어갑니다. 이를 위해 250억 달러를 투자해 공장을 새로 짓습니다. 5nm 칩의 설계 비용은 7nm 공정보다 50% 더 비싸다네요.

 

5nm EUV 공정은 5nm도 중요하지만 TSMC의 두번째 EUV 공정이라는 점도 빼놓을 수 없습니다. 2세대 7nm는 TSMC의 첫 EUV 공정(N7+)입니다. 다만 EUV 처리가 4층에 불과하죠. 5nm EUV에선 14층으로 늘어납니다. 

 

ARM Cortex-A72의 경우 5nm EUV에서 14.7~17.1%의 속도 향상, 1.8~1.86배의 밀도 향상이 기대됩니다. N7+ 공정은 6~12%의 효율 향상, 20%의 밀도 향상이 이루어지나 성능이 얼마나 오르는지는 밝히지 않았습니다. 

 

Cadence를 비롯한 4곳의 EDA 파트너와 함께 백엔드 설계 서비스도 진행 중입니다. 11월부터 절대 다수의 EDA 공정은 0.9 버전까지 올라올 것으로 예상됩니다. 또 많은 IP 모듈들이 5nm 공정을 지원하나, PCI-E 4.0, USB 3.1은 내년 6월까지 기다려야 합니다.