TSMC가 Wafer-on-Wafer (WoW)라는 기술을 도입합니다. 이 기술은 3D 낸드 플래시 메모리처럼 2층 다이를 수직으로 쌓아, 트랜지스터 규모가 더 큰 칩(GPU라던가)을 만들 수 있게 해줍니다.
3D 낸드 플래시는 여러 층의 다이가 가장자리를 통해 연결됩니다. 하지만 TSMC는 두 층의 실리콘 다이 사이에 10μm 이하의 TSV를 두어 연결하는 구조를 채택했습니다. 이런 구조는 열 전도에도 도움이 되고, 다이 사이의 레이턴시도 줄일 수 있습니다.
위쪽 실리콘은 아래 실리콘에서 나온 열까지 방출해야 하고, 아래 실리콘은 위쪽 실리콘의 배선까지 모두 연결되야 합니다. 두 개의 실리콘이 서로 다른 역할을 맡는 셈입니다.
이 기술에서 가장 큰 문제는 제조 과정의 어려움입니다. 두 개의 다이는 오차 없이 완벽한 위치에 붙어 있어야 하며, 한쪽 다이가 죽는다면 나머지 한쪽 다이도 못 쓰게 됩니다. 따라서 수율이 떨어집니다. 7nm 같은 최신 공정은 무리고 검증된 16nm에서나 도입이 가능할 듯.
이것은 스마트폰에서 SoC와 DRAM을 붙이는 PoP와는 다릅니다. 두 개의 완전히 분리된 패키지를 기판 위에서 서로 연결하는 것이 아니라, 두 개의 다이가 한 개의 패키지 안에 포함됩니다.