7th RISC-V 워크샵 장소. 웨스턴 디지털이 제공

 

 

대기업부터 스타트업까지

해외에서는 오픈 CPU 명령어 세트 아키텍처인 RISC-V가 큰 인기를 끌고 있습니다. 11월 28일부터 30일까지 미국 Milpitas에서 개최된 7th RISC-V 워크샵은 500명 가까운 참가자를 모았습니다. 아직 시장에 상용 칩이 거의 나오지 않은 CPU의 개발 컨퍼런스에 다양한 기업과 교육 기관이 참가했습니다.

 

 

참가자가 급증하는 RISC-V 워크샵

 

 

RISC-V 재단 멤버

 

RISC-V를 관리하는 RISC-V 재단의 멤버도 100곳을 넘어섰습니다. 그 중에는 구글, 마이크로소프트, IBM, NVIDIA, 삼성, 퀄컴, 마이크론, 화웨이, 웨스턴 디지털 등의 대기업도 있습니다. 인도는 RISC-V를 국가 차원에서 밀고 있고, 미국 국방 고등 연구 계획국(Defense Advanced Research Projects Agency : DARPA)이 보안 마이크로 컨트롤러에 RISC-V 기반의 코어를 선택하는 등, 국가 차원의 RISC-V 커밋도 잇따르고 있습니다.

 

컴퓨터 아키텍처의 표준 교본인 Computer Organization and Design의 RISC-V 버전이 간행되며 고급 교본인 Computer Architecture에서도 RISC-V가 나와, 대학을 비롯한 교육 기관에도 보급되고 있습니다. 그리고 RISC-V ISA CPU를 개발하는 곳도 늘어나고 있습니다. 일단은 기업들이 비공개로 진행 중이지요.

 

정치적으로 보면 x86과 arm의 2가지 명령어 세트가 CPU 시장을 독점해 나가는 상황을 오픈 소스 명령어 세트로 대항하려는 움직임이라 볼 수 있습니다. 또 라이센스와 로열티가 무료인 ISA니 오픈 소스 운영체제인 리눅스에 비교하는 사람도 많습니다.

 

하드웨어 업계에서 커뮤니티 기반의 개발을 권장해 나가고 있습니다. 또 RISC-V을 범용 CPU ISA의 기반으로 삼으려는 공격적인 움직임도 눈에 띕니다. 원래 트랜스메타에 있었던 Dave Ditzel의 스타트업 Eperanto Technologies는 4,000개 이상의 RISC-V 코어를 집적해 딥 러닝과 그래픽을 빠르게 수행할 수 있는 프로세서를 개발하고 있습니다.

 

왜 지금 이 시기에 새로운 CPU 명령어 세트 아키텍처가 나온 것이며, 그게 오픈소스인 걸까요? 왜 여기에 대기업과 스타트업, 대학과 정부도 관심을 보이는 것일까요? 이 배경에는 반도체 공정 기술의 변화, 구체적으로는 무어의 법칙과 데너드 스케일링의 종말이 자리잡고 있습니다.

 

 

UC 버클리의 5세대 RISC 명령어 세트

RISC-V라는 이름은 UC Berkeley가 개발한 5세대 메이저 ISA라는 뜻입니다. Berkeley RISC 아키텍처 제품군은 본격적인 RISC 형 ISA의 출발점이 된 RISC-I에서 RISC-II, SOAR, SPUR로 이어져 왔습니다. 이를 계승하는 ISA가 오래간만에 나왔는데 바로 RISC-V입니다. 또 로마 숫자 V에는 Variations(변형)이나 vectors(벡터)라는 의미도 있습니다.

 

 

RISC-V에 이르기까지의 과정

 

 

RISC-V의 설계 사상
　

RISC-V ISA의 설계 사상은 1.명령 수가 적은 간단한 명령 세트. 2.깨끗한 상태(Clean-slate)에서 디자인. 3.기본 ISA와 확장 ISA로 구성된 모듈형 설계. 4.명령 세트의 확장과 전문화가 쉬움. 5.기본 ISA의 안정화가 있습니다. 즉 처음부터 간단한 명령어세트의 ISA에 확장 명령을 결합해 다양한 용도에 적용할 수 있도록 만들었습니다. 또 특정 용도를 위한 명령 확장이 쉬워 특화된 프로세서를 만들 수도 있습니다. 이런 변형 중에도 기본 명령어 세트의 호환성은 유지됩니다.

 

RISC-V의 이런 설계 사상에는 반도체 기술의 변화라는 배경이 있습니다. 이는 David Patterson(Google, University of California at Berkeley)가 2017년 5월의 RISC-V 워크샵에서 50 years of Computer Architecture라는 제목의 강연으로 명쾌하게 설명한 바 있습니다.

 

 

RISC-V의 배경: 반도체 기술의 변화

반도체 칩은 2000년대 초까지 무어의 법칙(Moore 's Law)과 데너드 스케일링(Dennard Scaling)이라는 두 법칙을 통해 기하급수적으로 진화했습니다. 무어의 법칙은 12~24개월 동안 같은 면적에 집적되는 반도체 장치가 2배가 된다는 것으로, 트랜지스터의 제조 비용 감소에 대한 경제적인 법칙입니다. 데너드 스케일링은 무어의 법칙에 의해 CMOS 디바이스의 크기가 줄어들면 구동 전압과 게이트 산화막의 두께도 줄어든다는 기술입니다.

 

 

데너드 스케일링(HotChips 18에서 IBM의 Robert H. Dennard의 강연)

 

 

무어의 법칙과 데너드 스케일링로 MPU의 전성기가 열림

데너드 스케일링에 의해 디바이스 미세회가 진행되면 전력 소비를 늘리지 않아도 다이 크기를 유지하면서 트랜지스터 수를 2배, 클럭을 1.4로 높일 수 있었습니다. 여기에 무어의 법칙으로 제조 비용 증가를 억제. 2000년대 초반까지 프로세서는 이 두가지 법칙을 통해 매년 52%의 급속한 성능 향상을 달성해 왔습니다. 전력과 다이를 늘리지 않아도 마이크로 아키텍처를 복잡하게 만들고 명령어 세트를 확장, 동작 클럭을 높이는 것이 가능했습니다. 

 

그러나 2000년대 들어 이게 무너집니다. 우슨 데너드 스케일링에 급 브레이크가 걸립니다. 누설 전류가 급증했기 때문입니다. 그래서 범용 프로세서는 성능을 높이기 위해 CPU 코어를 키우거나 클럭을 높이는 걸 그만두고 코어 수를 더했습니다. 그러나 코어 수를 일정 이상으로 늘리면 암달의 법칙(Amdahl 's law)이란 벽에 부딛힙니다. 병렬 실행이 안되는 직렬 실행이 전체 작업의 실행 시간을 잡아먹게 됩니다.

 

이러면서 무어의 법칙이 점점 한계를 맞이하게 됩니다. 프로세스를 미세화해도 정작 트랜지스터 제조 비용은 줄어들지 않습니다. 반도체 제조사는 이를 표준 셀을 줄여 해결하려 했으나, 근본적으로 무어의 법칙이 둔화되는 건 막지 못합니다. 

 

 

 

 

현재의 반도체 기술 동향

 

앞으로의 프로세서 아키텍처는 도메인 단위로 확장해 나갈 것

그럼 앞으로 어떤 방식이 효과를 볼까요? 트랜지스터의 속도가 느려지고 전력 사용량을 낮추는 지금, 멀티코어가 진행된 CPU에 남은 방법은 아키텍처의 혁신 뿐입니다. 그리고 이 혁신은 특정 분야에 특화한 도메인 아키텍처(Domain Specific Architectures)의 도입입니다. 각각의 역할별로 명령이나 장치를 도입해, 특정 분야에서 처리 성능을 대폭 향상시킵니다. 약간의회로와 전력 사용량으로 목표로 하는 분야에서 성능을 대폭 높입니다.

 

프로세서의 성능 향상을 위해 남은 방법은 도메인 단위의 아키텍처

 

 

다음 아키텍처의 황금 시대를 구축

 

하지만 도메인이라고 해도 기존의 ASIC(Application Specific Integrated Circuit : 주문형 IC)에 픽스된 하드웨어(Fixed Hardware)처럼 접근하는 건 유연성이 없습니다. 머신 러닝 알고리즘 자체도 급격하게 진화하고 있기에 한정된 용도의 하드웨어로는 한계가 있습니다. 이런 분야에서는 범용성을 갖춘 명령 세트 프로세서에 도메인 단위의 명령이나 가속 장치를 조합하는 게 맞습니다.

 

이러한 용도에 적합한 CPU 명령어 세트는 무엇일까요. 그것은 개방적이고, 간단하며, 모듈화가 이루어져 명령 확장이 쉬운 명령어 집합입니다. 그리고 그 명령 세트가 인기를 끌어 오픈 소스 커뮤니티를 기반으로 소프트웨어 생태계가 자라난다면 여기에서 많은 도움을 받을 수 있습니다. 여기에 해당되는 것이 RISC-V입니다.

 

이렇게 반도체 기술과 CPU 아키텍처라는 흐름에서 보면 왜 이제서야 새로운 CPU 명령어 세트 아키텍처가 나왔는지, 왜 오픈 소스로 명령 확장이 가능한지 알게 됩니다. RISC-V를 기반으로 한 스타트업이 늘어나는 이유, 대기업이 관심을 갖는 이유이기도 합니다.