일본인이 쓴 글이다보니 아무래도 일본 기업인 도시바를 좀 높게 평가하는 뉘앙스가 있습니다. 하지만 일단은 그대로 옮겨 봅니다.

 

 

기술의 도시바, 사업의 삼성이라는 질긴 인연

낸드 플래시 메모리를 발명한 기업은 도시바입니다. 낸드 플래시는 DRAM보다 큰 저장 밀도와 스토리지 용량을 제공하면서, 전기적인 방법으로 데이터를 재기록 가능한 메모리입니다. 30년 전인 1987년 12월에 국제학회 IEDM에서 낸드 플래시 메모리의 셀이 처음 발표됐습니다.

 

여러 데이터 비트를 1개의 메모리 셀에 저장해 낸드 플래시 메모리의 밀도를 높이는 기술을 처음으로 상품화한 것도 도시바입니다. 약 16년 전인 2001년 11월 12일에 도시바는 2bit를 1개의 셀에 저장하는 MLC 기술로 1Gbit의 낸드 플래시 메모리를 상용화했다고 발표했습니다.

 

또 메모리 셀 스트링을 수직으로 세워  낸드 플래시 메모리의 저장 밀도를 크게 향상시키는 3D 낸드 플래시 기술을 적용한 실리콘 다이를 국제 학회에서 처음으로 발표한 곳도 도시바입니다. 11년전인 2007년 6월에 국제 학회 VLSI 기술 심포지엄에서 3D 낸드 기술에 의한 메모리 셀을 처음으로 발표했습니다.

 

그리고 다중 저장 기술의 궁극적인 단계인 4bit/셀 기술(QLC 기술)을 개발해 대용량 실리콘 다이를 처음으로 국제 학회에서 발표한 곳도 도시바입니다. 약 9년 전인 2009년 2월에 국제 학회 ISSCC에서 QLC 기술로 64Gbit의 낸드 플래시 메모리를 샌디스크와 공동 발표했습니다. 낸드 플래시 메모리 기술 개발은 거의 항상 도시바가 주도해 왔습니다. 기술 개발에서 도시바의 존재는 한없이 큽니다.

 

그런데 낸드 플래시 메모리 사업에선 이야기가 달라집니다. 반도체 메모리에선 삼성 전자가 계속해서 가장 높은 점유율을 차지했습니다. 삼성의 낸드 플래시 메모리 사업 시작은 1992년에 도시바가 2차 공급원 확보를 목적으로 삼성에게 낸드 플래시 메모리 기술을 라이센스해준 것입니다. 

 

1990년대 후반부터 2000년대 전반까지 낸드 플래시 메모리 시장 규모가 커지면서 점유율을 차지한 곳은 도시바가 아닌 삼성이었습니다. 그래서 지금도 도시바가 삼성에 기술을 라이센스해준 것은 잘못된 판단이었다고 보는 의견이 반도체 업계에존재합니다.

 

3D 낸드 플래시 메모리 사업의 시작도 삼성이 먼저였고 도시바가 늦었습니다. 삼성이 3D 낸드 플래시의 양산을 발표한 건 2013년 8월 6일입니다. 도시바와 샌디스크 연합이 3D 낸드 플래시의 상품화를 발표한 건 2015년 3월 26일입니다.

 

시장 조사 기관 DRAMeXchange에 따르면 2017년 3분기(7월~9월)에 낸드 플래시 메모리 시장의 금액 점유율은 삼성이 37.2%로 1위입니다. 도시바는 18.1%, 웨스턴 디지털은 16.7%입니다. 도시바와 웬디를 합하면 34.8%로 두 회사를 합쳐야 삼성 1개 회사 점유율이 나옵니다.

 

 

최대 밀도를 높인 도시바-WD 연합. 최대 용량을 늘린 삼성

 

최근에는 기술 개발에도 도시바-WD 연합과 삼성의 경쟁이 격렬해지고 있습니다. 반도체 칩의 개발 성과를 선보이는 국제 학회 ISSCC는 두 진영이 개발 성과를 겨루는 무대이기도 합니다. 2017년 2월의 ISSCC에서는 두 진영에서 거의 같은 수준의 대용량 3D 낸드 플래시 기술을 발표했습니다. 저장 용량이 512Gbit, 워드 라인의 적층 수가 64층, 저장 방식이 3bit/셀(TLC) 방식의 실리콘 다이입니다. 실리콘 다이 면적은 모두 130제곱mm. 저장 밀도는 도시바-WD 연합이 3.88Gbit/제곱mm,삼성이 3.98Gbit/제곱mm로 비슷한 수준이었습니다.

 

또 작년 8월에 개최된 플래시 메모리 관련 이벤트 Flash Memory Summit (FMS)에선 최신 3D 낸드 플래시 기술을 강연했습니다. 도시바-WD 연합은 워드라인의 적층 수를 96층으로 높인 TLC 방식의 3D 낸드 기술과, QLC 방식을 도입한 64층의 3D 낸드 기술을 발표했습니다. 삼성은 QLC 방식을 도입한 3D 낸드 기술을 발표했습니다. 그러나 FMS는 학회가 아니라서 기술과 관련된 정보는 조금만 공개됐습니다. 기술 정보의 공개는 국제 학회인 IEDM. ISSCC, VLSI 심포지엄 등을 기다릴 필요가있습니다.

 

불행히도 2017년 12월에 개최된 국제 학회 IEDM 2017는 FMS에서 발표된 기술에 대한 논문 발표가 없었습니다. 그리고 2에 개최된 국제 학회 ISSCC 2018에서 도시바-WD 연합과 삼성이 각각 최신 대용량 3D 낸드 플래시 기술에 의한 실리콘 다이를 선보였습니다.

 

두 회사가 개발한 기술의 특징을 정리하면 도시바-WD 연합은 저장 밀도가 5.95Gbit/제곱mm로 사상 최고 수준이었습니다. 삼성은 저장 용량이 1Tbit(1,024Gbit)로 사상 최대 용량을 갱신했습니다.

 

도시바-WD 연합이 발표한 3D 낸드 플래시의 실리콘 다이는 워드라인의 적층 수를 96층으로 높여, 저장 밀도를 전년 ISSCC에서 발표한 3D 낸드 플래시보다 53% 향상시켰습니다. 2015년 ISSCC에서 삼성이 발표한 3D 낸드 플래시의 저장 밀도는 1.86Gbt/제곱mm입니다. 이후 연 평균 50%라는 매우 높은 속도로 낸드 플래시 업체가 저장 밀도를 향상시켜 왔습니다.

 

2018년 ISSCC에서 도시바-WD 연합이 발표한 실리콘 다이의 저장 밀도 5.95Gbit/제곱mm는, 2015년 2월 ISSCC에서 삼성이 발표한 실리콘 다이의 3.2배에 달합니다.

 

3D 낸드 기술을 사용한 TLC 방식 플래시 메모리의 비교. 국제학회 ISSCC에서 2015년부터 2018년까지 발표된 실리콘 다이입니다. 오른쪽에서 세번째는 2017년, 오른쪽이 2018년에 도시바-WD 연합이 발표한 것입니다. 

 

 

3D 낸드 기술을 사용한 TLC 방식 플래시 메모리의 저장 밀도 변화.. 국제학회 ISSCC에서 2015년부터 2018년까지 발표된 내용입니다. 2015년을 기준으로 삼으면 1년에 1.5배의 속도로 저장 밀도가 늘어났음을 알 수 있습니다

 

도시바-WD 연합이 발표한 3D 낸드 플래시의 저장 용량은 512Gbit로 전년의 ISSCC에서 발표한 64층 3D 낸드 플래시와 같습니다. 저장 방식도 TLC로 같습니다. 따라서 실리콘 다이 면적은 전년의 132제곱mm에서 올해는 86.1제곱mm로 약 2/3으로 작아집니다. 만약 제조 수율이 100% 가까이 나온다면 가격 경쟁력을 충분히 갖춘 칩이 될 것입니다.

 

 

도시바를 견제하는 삼성의 강연 

 

삼성이 발표 한 3D 낸드 플래시의 실리콘 다이는 4bit/셀(QLC) 방식을 도입해 저장 용량을 전년 ISSCC에서 발표한 3D 낸드 플래시보다 2배 늘렸습니다. 워드라인의 적층 수는 64층으로 전년의 TLC 방식 낸드 플래시와 같습니다.

 

TLC 방식을 QLC 방식으로 바꾸면 단순 계산으로 메모리 셀 어레이의 밀도는 1.33배 증가합니다. 저장 용량을 2배로 확대하려면 실리콘 다이 면적을 늘리고 제조 공정을 연구해야 합니다.

 

삼성이 발표한 1Tbit의 초 대용량 3D 낸드 실리콘 다이는 면적이 512Gbit 다이보다 1.415배 늘었습니다. 1.33배와 1.415배를 곱하면 1.88배, 저장 용량을 두배로 늘리기엔 부족합니다. 실제로 개발된 실리콘 다이의 저장 밀도는 1.415배입니다. 저장 밀도를 따로 높였다고 보이나 구체적인 방법은 밝히지 않았습니다.

 

삼성이 발표한 강연에서 흥미로왔던 점은 도시바를 향한 견제입니다. 2009년 2월 ISSCC에 도시바-샌디스크 연합이 발표한 QLC 방식의 낸드 플래시 기술(planar 형)과 비교해서, 2009년과 2018년은 저장 밀도가 21배 증가했다고 강조했습니다. 또 실리콘 다이의 표기도 도시바-샌디스크 연합이 2009년에 발표한 QLC 낸드 플래시와 비교했습니다.

 

 

삼성 낸드 플래시의 저장 밀도 변화. 2009년부터 도시바-샌디스크 연합이 개발한 QLC 방식 낸드 플래시 기술과 비교. 같은 QLC 방식이지만 저장 밀도가 21배 증가했습니다. 

 

 

낸드 플래시 메모리 기술의 비교. 가운데는 삼성이 작년 ISSCC에서 발표한 512Gbit의 3D 낸드 기술의 개요. 오른쪽은 삼성이 올해 ISSCC에서 발표한 1Tbit의 3D 낸드 기술의 개요. 왼쪽은 도시바-샌디스크 연합이 2009년 ISSCC에서 발표한 QLC 방식의 낸드 플래시 기술(planar 형)

 

 

삼성이 개발한 1Tbit 3D 낸드 플래시의 실리콘 다이 사진과 개요.

도시바-WD 연합은 작년 8월 FMS(플래시 메모리 서밋)에서 QLC 방식에 64층의 3D 낸드 기술을 조합해 768Gbit의 실리콘 다이를 개발했다고 발표했습니다. 이때 삼성은 96층에 QLC 방식의 조합을 언급했습니다. 

 

정말 96층에 QLC 방식을 조합하면 어떤 3D 낸드 플래시가 나올까요. 삼성의 발표를 기반으로 계산하면 워드라인 적층 수가 64층에서 96층으로 늘어나며 저장 욜양이 1.5배가 됩니다. 즉 거의 같은 면적의 실리콘 다이에 1.5Tbit(1,536Gbit)를 저장하게 됩니다.

 

조만간 QLC 방식의 96층 3D 낸드 플래시 기술로 1.5Tbit의 플래시 메모리가 개발됩니다. 싱글 다이에 192GB의 초 대용량을 저장하게 됩니다. 발표 시기는 8월의 FMS가 유력합니다.