무어의 법칙 이후 시대의 컴퓨팅 칩 개발

공정 기술의 진보를 통한 성능 향상과 비용 절감의 속도가 느려지고 있습니다. 이는 프로세서 업계의 공통된 인식이기도 합니다. 따라서 프로세서 회사들은 다양한 방법으로 무어의 법칙 이후 시대의 프로세서 개발 방법을 모색하고 있습니다. AMD가 선택한 방법은 여러 다이로 칩을 구성하는 멀티 다이의 추진입니다. 사실 이건 인텔의 구상과도 공통점이 있습니다.

 

AMD는 멀티 다이 구상 단계에서 현재의 패키지 기술인 MCM(Multi-Chip Module)을 서버 CPU에 채택했습니다. 2010년의12코어 서버용 CPU인 Magny-Cours는 6코어 다이 패키지 2개를 넣었습니다. 불도저 아키텍처 CPU에서도 8코어 다이 패키지를 2개 넣은 16코어 인터라고스를 실현했습니다. 그리고 젠 아키텍청 세대에선 8코어 다이 4개를 하나로 패키징해 32코어/64스레드의 네이플스를 만들었습니다.

 

 

AMD의 서버 CPU는 MCM의 멀티 다이로 CPU 코어 수를 늘려왔습니다.

 

 

4개의 다이로 서버 CPU를 구성하는 젠 아키텍처

 

EPYC 브랜드로 출시된 네이플스의 특징은 다음과 같습니다. 기본이 되는 제플린 다이가 멀티 칩에 완전히 최적화돼 설계했다는 점. 그리고 4 다이로 분할해 서버 CPU의 다이 크기를 데스크탑 CPU 다이 수준인 213제곱mm로 줄였다는 점. PC 데스크탑부터 서버까지 하나의 다이를 사용해 설계와 마스크 비용을 줄였다는 점.

 

AMD 서버 CPU의 다이 크기 변화를 보면 이번 설계의 특징이 잘 드러납니다. AMD는 K10 이후 하이엔드 서버 CPU의 다이 크기를 키웠습니다. 6 코어 K10의 다이는 346제곱mm, 불도저 세대에선 315제곱mm, 메인스트림 PC용 칩이 140~200제곱mm 초반이니 한단계 큰 다이입니다. 하지만 이번에 나온 서버용 제플린은 213제곱mm로 메인스트림 PC와 다이를 공유합니다.

 

 

AMD의 서버 CPU 다이 크기 변화

 

 

제플린의 다이 레이아웃

 

 

MCM에 최적화된 칩 설계와 레이아웃

 

2다이 MCM의 경험을 거쳐 이번에는 완전히 멀티 다이에 최적화한 설계를 했습니다. 기존과 같은 설계의 연장선상에서 MCM을 실현하는 게 아니라, MCM을 전제로 한 칩 설계를 했습니다. 에픽에서 MCM의 핵심 정보는 AMD가 2017년 8월의 칩 컨퍼런스 Hot Chips, 2018년 2월의 반도체 컨퍼런스 ISSCC(IEEE International Solid-State Circuits Conference)에서 설명한 바 있습니다.

 

 

4개의 칩으로 분할해 비용이 59%로 감소

 

AMD는 32코어 CPU를 단일 다이로 만드는 것과 비교하면, 4개의 다이로 분할했을 때 총 비용이 59%로 줄어든다고 설명합니다. 다이 수율이 크게 향상되서입니다. AMD는 이렇게 4분할된 다이를 Chiplet이라 부릅니다. -let은 작은 것을 나타내는 접미사로, Chiplet은 작은 칩을 의미합니다.

 

MCM 패키지인 EPYC는 Chipet인 제플린 다이를 4개 사용합니다. 제플린은 1개의 다이 크기가 213제곱mm입니다. 4개의 면적을 단순히 더하면 852제곱mm가 됩니다. 반면 AMD 아키텍처에서 32코어의 단일 다이를 만들면 약 777제곱mm의 다이가 나옵니다.

 

1개의 단일 다이로 만들면 필요한 다이 면적이 작아집니다. 이는 MCM 구성에서 다이 사이를 연결하는 인터커넥트 IFOP(Infinity Fabric On-Package)와, 각 다이에 중복되는 시스템 컨트롤러같은 다이 오버헤드가 있어서입니다. 이 비중은 모두 다 더해 10% 정도 됩니다.

 

대형 단일 다이가 다이 면적은 10% 정도로 작아지지만, 제조나 테스트에 들어가는 비용은 단일 다이가 40% 가량 높아집니다. 또 단일 다이의 수율이 나븝니다. 4개의 Chiplet을 만드는 것과 비교하면 수율이 약 17% 정도 낮다고 합니다. 다이 크기가 클수록 결함이 포함될 확률이 높아지는데다, 777제곱mm의 다이는 노광 영역의 한계에 가깝기도 합니다.

 

결과적으로 32코어를 하나의 다이에 포함한 대형 다이는 4개의 Chiplet으로 32코어를 분산시킨 경우보다 70% 정도 비싸다고 AMD는 설명합니다. 무엇보다 매니코어 CPU는 특정 코어에 결함이 있을 때 이를 비활성화하고, 코어 수가 적은 보급형 모델을 내놔 제품으로 판매할 수 있습니다. AMD의 계산이 이것까지 염두에 둔 것인지는 알지 못합니다만.

 

4 다이 Chiplet이 다이 단가를 낮춰도, MCM 조립에서 수율이 떨어지면 전체 비용은 늘어납니다. 그러나 지금은 이 문제가 해결돼 전체 비용에 미치는 영향은 무시할 수 있는 범위라고 AMD는 설명합니다. 또 최대 클럭에 영향을 미치는 다이의 동작 클럭과 전압 특성의 차이도, AMD가 채용한 온 다이 클럭 센서(임계 경로의 측정을 수행)와 디지털 LDO(Low Drop-Out) 전압 레귤레이터를 통해 코어 단위의 전압 제어가 가능하다고 합니다.

 

 

ISSCC에서 공개한 MCM을 통한 비용 절감

 

 

Hot Chips에서 공개한 MCM을 통한 비용 절감 

 

남은 문제는 다이 사이의 인터커넥트가 소모하는 전력과 대기 시간입니다. 다이 사이의 연결은 온 다이보다 전력 소비가 크고 지연이 길어질 수밖에 없습니다. AMD는 온 패키지 연결에 최적화된 상호 연결 IFOP를 개발해 이 문제를 완화했습니다.

 

IFOP는 저전력과 낮은 지연 시간에 집중해 설계됐습니다. 전송 에너지는 2pJ/bit(picoJoule / bit)로 매우 낮습니다. 메모리에서 IFOP까지의 유닛을 동기화시켜 클럭 도메인의 전환 대기 시간을 없앴습니다. 이상적인 멀티 다이까진 아니어도 지금은 문제를 상당히 줄였습니다.

 

 

하나의 다이로 여러 제품군을 만들기

 

AMD는 젠 CPU 세대에 chiplet 방식을 채용해 다이의 크기를 줄였습니다. chiplet 제플린의 다이 크기는 213제곱mm, 불도저 세대 서버 CPU가 315제곱mm니 2/3 정도입니다. 메인 스트림 PC용 APU(Accelerated Processing Unit)와 거의 같은 크기입니다. PC용 다이 수준의 크기로 서버를 만들 수 있게 됐습니다.

 

AMD의 메인스트림 PC용 CPU는 한때 다이 크기가 140~150제곱mm 정도 였습니다. 그러나 AMD가 메인스트림 PC 용 제품을 CPU 코어와 GPU 코어를 섞은 APU로 만들자, 200~250제곱mm의 다이가 일반적인 것이 됐습니다. 젠 아키텍처의 APU인 레이븐 릿지의 다이 크기는 210제곱mm로 전통적인 AMD APU의 다이 크기입니다.

 

 

AMD 서버 CPU의 다이 크기는 젠 세대 메인스트림 PC APU, 레이븐 릿지와 거의 같은 수준

 

AMD 젠 세대 칩의 큰 특징은 8코어 서버 chiplet과 4코어+GPU 코어의 PC용 APU 다이 크기가 거의 같은 수준이라는 점입니다. 이는 제조 비용이 비슷하다는 소리입니다. 서버용 chiplet을 PC용 칩과 같은 가격으로 만들 수 있어 AMD의 제품 전개가 쉬워졌습니다. 서버용 다이를 PC용으로 쉽게 바꿀 수 있게 됐습니다.

 

 

왼쪽이 8코어 제플린 다이, 오른족이 4코어+GPU의 레이븐 릿지 다이

 

지금까지 AMD는 서버용 다이를 PC에 사용했습니다. 하지만 다이가 크다보니 하이엔드 데스크탑 위주에, 메인스트림은 APU였습니다. 그러나 젠에선 제플린 다이를 활용한 PC용 CPU(서밋 릿지)로 라이젠 브랜드 CPU라인업을 고급형부터 보급형까지 모두 쓸 수 있게 됐습니다.

 

또 제플린 다이를 2개 사용한 하이엔드 데스크탑 PC용 제품을 라이젠 스레드릿지로 상품화할 수 있었습니다. 이것도 chiplet 제플린의 다이 면적을 줄이고, MCM 조립이 쉬운 인터페이스를 탑재했습니다. 그 결과 AMD는 제플린 다이로 서버, 하이엔드 데스크탑까지 모든 라인업의 CPU 제품을 커버할 수 있게 됐습니다.

 

 

한 종류의 다이 설계로 3개의 제품군이 파생

 

이게 중요한 이유는 지금 하나의 다이를 설계하고 마스크를 만드는 비용이 치솟아 오르고 있기 때문입니다. 지금의 제조 공정에 필요한 마스크 수가 급증하고 있어, 마스크를 만드는 것만으로도 엄청나게 돈이 들어갑니다. 따라서 자본력이 약한 회사는 여러 다이를 만들기가 몹시 부담됩니다.

 

AMD는 사실 28nm 공정에서 서버용 CPU의 다이를 넣지 않았는데, 이건 서버 시장에 새로운 다이를 만들어도 수지가 맞지 않아서라고 볼 수 있습니다. 그러나 젠의 4개 다이를 합친 MCM이라면 문제가 없습니다.

 

 

AMD의 목표. 3D 통합 칩의 첫 단계

 

AMD는 젠 세대에서 서버 CPU를 4다이로 분할, 각각의 다이에 8코어 Chiplet을 넣었습니다. 결과적으로 8코어 CPU와 쿼드 코어 APU의 2가지 다이로, AMD의 서버부터 PC까지 모든 라인업을 무리없이 커버할 수 있게 됐습니다.

 

또한 16코어 하이엔드 서버 CPU라는 새로운 시장을 개척했습니다. 4다이로 구성된 서버용 EPYC과, 2다이 구성의 하이엔드 데스크탑용 스레드리퍼, 1다이 구성의 메인스트림 PC용 라이젠이 모두 하나의 제플린 다이에서 만들어졌습니다. 

 

 

PC부터 서버까지 같은 다이를 사용해서 만듬

 

AMD의 멀티 다이 접근 방식은 앞으로 더욱 중요해집니다. 그건 현재 다이와 마스크 비용이 늘어나고 있어서입니다. AMD의 리사 수 CEO는 2017년 12월에 미국 샌프란시스코에서 개최된 반도체 학회인 IEDM (IEEE International Electron Devices Meeting)에서 앞으로 10년 간 반도체 기술과 AMD 칩 아키텍처의 전망을 말했습니다.

 

아래는 리사 수 CEO가 보여준 반도체 웨이퍼와 생산 비용의 비교입니다. 제조 공정이 미세화되면서 같은 크기의 다이를 만드는데 필요한 제조 비용이 급격히 오릅니다. 7nm는 14nm의 2배 가까운 비용이, 45nm의 4배에 달하는 비용이 들어간다고 AMD는 추산합니다. 

 

 

IEM에서 공개한 AMD의 전망

 

여기서 말하는 7nm는 액침 노광 버전의 7nm입니다. 액침 7nm는 마스크 수가 더 늘어나, 대형 다이의 수율을 올리기가 힘들거라 예상됩니다. EUV 버전 7nm는 2020년이 되야 상품화되며, 초기에는 파운드리의 EUV 장비 투자 금액을 회수하는데 시간이 걸립니다. 또 공정 기술의 진보에 의한 트랜지스터 밀도와 성능 향상 속도도 천천히 진행될 가능성이 높습니다. 

 

AMD는 지난 10년 동안, 2.4년마다 2배씩 서버 CPU의 성능/전력 비율을 향상시켜 왔습니다. 그러나 공정 기술에 의한 상승폭은 40% 정도이고 나머지는 다이 크기와 TDP의 절전 기술 확장, 마이크로 아키텍처의 혁신에 의한 것입니다. 리사 수 CEO는 앞으로 10년 동안은 공정 기술로 성능이 향상되는 폭이 더욱 줄어들 것으로 예상합니다. 

 

그리고 이 문제의 해결책으로 AMD가 구상하는 것이 멀티 다이 방식입니다. CPU와 GPU, 주변 회로 등의 로직 칩을 멀티 다이로 만듭니다. 그 다이를 3D 적층 패키지로 합칩니다. 메모리도 옵션 패키지로 적층합니다. 현실에서는 3D 적층 이전에 별도의 인터포저를 사용해 2.5D 적층 단계를 거칠 것입니다.

 

 

AMD의 성능 향상 전망

 

 

AMD의 3D 통합 전망

 

AMD의 이러한 전망을 보면 4다이 젠의 MCM은 그 여정의 첫 걸음임을 알 수 있습니다. 무어의 법칙 이후의 반도체 칩 아키텍처로 AMD는 멀티 다이를 고려 중이며, 그 방향으로 가는 이정표엔 4다이 젠의 MCM 아키텍처가 있습니다. 

 

3D 통합에는 첨단 공정의 TSV(Through Silicon Via) 기술 도입이나 제조 비용처럼 해결해야 할 문제가 산적해 있습니다. 따라서 앞으로 전망은 아직 불확실합니다. 하지만 앞으로의 컴퓨팅 칩에서 성능/전력 비율을 개선하려면 3D 통합 같은 근본적인 개혁이 필요하게 될 가능성이 높습니다. 그 방향성은 이미 드러나고 있습니다.