TSMC의 공정 로드맵입니다. 2023년을 목표로 2nm 급 N2와 n2P, 1.4nm급 A14와 1nm급 A10 공정을 개발하고 있습니다.
1nm 공정의 경우 기본적으로 2천억 개의 트랜지스터가 있으며 여기에 3D 패키징을 사용해 여러 칩렛을 멀티 패키징하면 1조 개의 트랜지스터가 가능할 것으로 보고 있습니다.
참고/링크 | https://www.tomshardware.com/tech-indust...n-1nm-node |
---|
TSMC의 공정 로드맵입니다. 2023년을 목표로 2nm 급 N2와 n2P, 1.4nm급 A14와 1nm급 A10 공정을 개발하고 있습니다.
1nm 공정의 경우 기본적으로 2천억 개의 트랜지스터가 있으며 여기에 3D 패키징을 사용해 여러 칩렛을 멀티 패키징하면 1조 개의 트랜지스터가 가능할 것으로 보고 있습니다.