ISSCC 2021 국제 반도체 학회에서 낸드 플래시 메모리에 관련된 기술 강연이 열렸습니다. 이번에는 삼성, SK 하이닉스, 키옥시아(웨스턴 디지털)이 3D TLC 낸드 플래시 메모리를 업데이트하고, 인텔이 144단 3D QLC 낸드를 발표했습니다.
| ISSCC에서 발표한 3D TLC NAND 플래시 메모리 | ||||||
| 삼성 | SK 하이닉스 | 키옥시아 (도시바) WD |
||||
| 지난 ISSCC 발표 | 2021 | 2019 | 2021 | 2021 | 2019 | 2018 |
| 적층 수 | 128 | 176 | >170 | 128 | 96 | |
| 다이 용량 | 512 Gb | 512 Gb | 512 Gb | 1 Tb | 512 Gb | 512 Gb |
| 다이 크기(mm2) | 101.58 | 98 | 66 | 86 | ||
| 저장 밀도 (Gbit/mm2) | 8.5 | 5 | 10.8 | 10.4 | 7.8 | 5.95 |
| IO 속도 | 2.0 Gb/s | 1.2 Gb/s | 1.6 Gb/s | 2.0 Gb/s | 1.066 Gb/s | 533 Mb/s |
| 프로그램 속도 | 184 MB/s | 82 MB/s | 168 MB/s | 160 MB/s | 132 MB/s | 57 MB/s |
| 읽기 레이턴시 (tR) | 40 µs | 45 µs | 50 µs | 50 µs | 56 µs | 58 µs |
| 삭제 블럭 크기 | 24 MB | 18 MB | ||||
| 플레인 | 4? | 2 | 4 | 4 | 4 | 2 |
| CuA / PuC | Yes | No | Yes | Yes | Yes | No |
삼성이 가장 낮은 읽기 지연 시간과 가장 빠른 쓰기 속도를 차지했지만, 저장 밀도는 뒤쳐집니다. 삼성은 128단 적층을 하나로 만들었고, 다른 회사들은 두 개의 적층을 하나로 합쳐 더 많은 적층 수를 실현했습니다. 그래서 삼성과 다른 회사의 적층 수를 직접 비교할 순 없지만 어쨌건 삼성의 적층 수가 뒤쳐지는 건 사실입니다. 아직은 최신 기술의 적층 수를 공개하진 않았으나 수직 채널에서는 삼성이 여전히 앞선다고 보입니다.
SK 하이닉스와 키옥시아/WD는 거의 비슷합니다. 하이닉스가 512GB, 키옥시아가 1Tb 낸드에 대해 이야기한다는 점만 제외하면 말이죠. 키옥시시아는 162단 낸드의 보도 자료를 발표했는데 SK 하이닉스보다는 조금 낮은 숫자입니다.
| ISSCC에서 발표한 3D QLC NAND 플래시 메모리 | |||||||
| 인텔 | 삼성 | SK 하이닉스 | 키옥시아 WD |
||||
| 지난 ISSCC 발표 | 2021 | 2020 | 2020 | 2018 | 2020 | 2019 | |
| 적층 수 | 144 | 96 | 92 | 64 | 96 | 96 | |
| 다이 용량 | 1 Tb | 1 Tb | 1 Tb | 1 Tb | 1 Tb | 1.33 Tb | |
| 다이 크기 (mm2) | 74.0 | 114.6 | 136 | 182 | 122 | 158.4 | |
| 저장 밀도 (Gbit/mm2) | 13.8 | 8.9 | 7.53 | 5.63 | 8.4 | 8.5 | |
| IO 속도 | 1.2 Gb/s | 800 Mb/s | 1.2 Gb/s | 1.0 Gb/s | 800 Mb/s | 800 Mb/s | |
| 프로그램 속도 | 40 MB/s | 31.5 MB/s | 18 MB/s | 12 MB/s | 30 MB/s | 9.3 MB/s | |
| 프로그램 레이턴시 (tPROG) | 1630 µs | 2080 µs | 2 ms | 3 ms | 2.15 ms | 3380 µs | |
| 읽기 레이턴시 (tR) |
평균 | 85 µs | 90 µs | 110 µs | 145 µs | 170 µs | 160 µs |
| 최고 | 128 µs | 168 µs | 165 µs | ||||
| 삭제 블럭 크기 | 48 MB | 96 MB | 16 MB | 24 MB | 24 MB | ||
| 플레인 | 4 | 4 | 2 | 2 | 4 | 2 | |
올해 QLC 낸드는 인텔만 새 기술을 발표했습니다. 인텔의 144단 QLC는 마이크론과 공동 개발한 게 아니라 독자 개발한 1세대 3D 낸드입니다. 인텔이 낸드 플래시 사업을 SK 하이닉스에 매각한다고 밝혔으나, 단기적으로는 인텔이 직접 쓸 제품을 계속 만드나 봅니다.
인텔과 마이크론의 3D 낸드는 CMOS Under the Array (CuA) 설계라는 혁신을 가져왔습니다. 낸드 다이의 주변 회로(페이지 버퍼, 차지 펌프) 등을 메모리 셀의 옆이 아닌 바로 아래에 적층합니다. 이렇게 해서 다이 영역을 절약할 수 있습니다. 이후 SK 하이닉스가 PuC라는 이름으로 비슷한 방식을 도입하고, 키옥시아(도시바)/웨스턴 디지털은 128단 CuA를 2019년에 발표했으나 5세대 BiCS 3D 낸드는 CuA 없이 112단으로 만들었습니다. 이후 6세대 BiCS 3D 낸드에서 CuA를 써서 162단으로 만들었습니다.
CuA/PuC 방식의 설계는 다이 영역을 절감할 뿐만 아니라 더 많은 주변 회로를 포함해 성능에서도 유리합니다. 다이 메모리 어레이를 분리된 플레인으로 만들 수 있게 되면서 다이당 2개의 플레인을 사용하던 게 4개의 플레인으로 늘었습니다. 이렇게 하면 다이 성능이 늘어나고, 더 적은 수의 다이로 더 높은 성능을 달성할 수 있습니다.
CuA로 전환했을 때의 단점입니다. 주변 회로를 낸드 다이 아래에 묻어야 하는데, 이렇게 하면 높은 메탈 구조를 넣기가 어려워집니다. 그래서 3D 낸드 스택 아래에 메탈 구조를 대신할 차지 펌프용 대형 캐패시터를 넣을 필요가 있습니다.
낸드 플래시 다이를 4개의 플레인으로 나누면 더 많은 작업을 병렬 처리하지만, 그렇다고 4개의 독립된 다이처럼 작동하진 않습니다. 데이터 기록의 경우 하나의 워드 라인에서 이송됩니다. 낸드 제조사들은 플래시 다이의 수를 늘리면서 이런 제약을 해결하기 위해 멀티 플레인 읽기를 도입했습니다. 하나의 플레인에서 빠른 SLC 페이지 읽기를 수행하는 동안 다른 플레인에서는 느린 TLC 읽기를 수행해 성능 저하를 줄입니다.
이번에 새로 나온 TLC 낸드 플래시 메모리 다이와 SSD 컨트롤러 사이는 1.6~2.0Gb/s의 속도로 I/O 통신을 수행합니다. 현재 출시된 가장 빠른 낸드는 1.2~1.4Gb/s입니다. 파이슨의 PCIe 4.0 E18 8채널 컨트롤러는 1.2Gb/s, E21T 4채널 NVMe 컨트롤러는 1.6Gb/s를, 실리콘 모션의 8채널 SM2264는 1.6Gb/s의 I/O 속도를 지원합니다. 따라서 앞으로 컨트롤러 속도를 더 늘릴 필요가 있습니다. 더 높은 I/O 속도를 내기 위해선 낸드 다이의 인터페이스 로직을 업그레이드하고, 전력 사용량을 늘려야 합니다. 삼성은 듀얼 모드 드라이버를 사용해 이 문제를 해결합니다. 버스에 더 많은 부하가 필요하다면 PMOS 트랜지스터를 사용하고 그렇지 않으면 NMOS를 사용해 전력 사용량을 줄입니다.
스트링 스태킹은 레이어 수를 더 늘리는 방법입니다. 오직 삼성만이 한번에 100단 이상의 3D 낸드 레이어를 구축하며, 다른 제조사는 적절한 수로 적층하고 이를 2개 쌓는 방법을 도입했습니다. 마이크론의 176단 3D 낸드는 88단 메모리 셀 2개를 쌓아서 만들었습니다. 이렇게 만들면 제조 비용이 늘어나며, 각 데크의 정렬이 몹시 중요합니다. 그래서 수직 채널을 넓게 만들어 기존의 팹 기술에서도 실현할 수 있도록 하는 방법이 있습니다.
인텔의 144단 QLC 낸드는 72+72가 아니라 48+48+48로 무려 세번 쌓았습니다. 이렇게 만들면 다이 하나를 만들기 위해 세번 생산하고 이걸 쌓아야 하니 생산량에 큰 타격을 줍니다. 하지만 기존의 증착/식각 방식을 세번 반복하면 되니까 기존의 기술로도 생산은 가능합니다. 또 인텔은 차지 트랩 셀이 아니라 플로팅 게이트 메모리 셀을 사용합니다.
포인
아이들링
