10nm 슈퍼핀을 설명하는 인텔 아키텍처/그래픽/소프트웨어 아키텍트 책임자 겸 인텔 부사장, 라자 코두리

 

인텔은 아키텍처 데이 2020이라는 가상 이벤트를 8월 13일에 공개했습니다. 인텔 아키텍처 데이는 2018년 12월에 1회가 개최된 이벤트로, 인텔이 개발하는 기술과 로드맵을 설명합니다. 이번에는 CPU, GPU, 제조 공정, 로드맵에 대해 자세히 설명했습니다. 

 

제조 기술은 인텔이 곧 발표할 모바일 프로세서인 타이거레이크에서 사용하는 10nm 공정의 개선판, 10nm 슈퍼핀을 설명했습니다. 인텔은 22nm부터 FinFET을 도입해 14nm, 10nm에서 개선했으나 이번에는 슈퍼핀이라는 개선된 FinFET을 도입합니다. 슈퍼핀 게이트의 개량이나 슈퍼 MIM이라는 캐패시터의 도입으로 트랜지스터 성능을 높이고 소비 전력을 낮춥니다. 

 

14nm+와 14nm++는 5% 정도 성능 향상이 있었으나 슈퍼핀은 18%의 성능 향상을 가져옵니다. 동일 공정에서 개선한 것 중에선 그 변화폭이 가장 크다고 합니다.

 

 

3세대 FinFET을 탑재한 10nm, 그 10nm를 개선한 10nm 슈퍼핀

 

 

14nm에선 네번의 확장으로 경쟁력을 높여왔습니다. 

 

인텔은 2012년에 발표한 3세대 코어 프로세서(아이비브릿지)를 생산하기 위해 22nm 공정을 도입하고, 반도체 업계에서 FinFET라고 부르는 3D 트랜지스터를 트라이게이트라는 이름으로 도입했습니다. 

 

 

트라이게이트는 트랜지스터의 형태가 3D 구조를 이루어 트랜지스터의 제어 성능이 높습니다. 3D 형태라서 전원이 켜지면 전류가 커져 성능을 극대화하고, 전원을 끄면 뉴설 전류를 줄입니다. 인텔은 14nm에서 2세대 트라이게이트를 도입하고 10nm에서는 3세대 FinFET을 도입했습니다. 이번에는 10nm에서 더 개선된 FinFET을 도입한 것입니다.

 

 

인텔 로직 기술 담당 펠로우, 인터커넥트 기술 담당 부장, 루스 브레인

 

인텔 10nm는 원래 2017년 말에 계획됐으나 연기돼 2018년 캐논레이크로 출시됐습니다. 하지만 그 생산량은 많지 않고 양산은 2019년 컴퓨텍스에서 발표한 10세대 코어 프로세서, 아이스레이크에서야 이루어졌습니다. 3세대 FinFET은 밀도가 기존 세대보다 2.7배로 늘어났고, 그 과정이 어려워 도입에 시간이 걸렸다는 게 인텔의 설명입니다.

 

 

이번에 나온 건 아이스레이크에서 사용한 제조 공정인 10nm의 개선판, 10nm 슈퍼핀(SupwerFin)입니다. 14nm이후 인텔은 개선된 공정에 +를 붙여 왔습니다. 14nm에서 4번이나 개선이 이루어졌기에 14nm+, 14nm++, 14nm+++, 14nm++++가 됐지요. 10nm는 + 대신 10nm 슈퍼핀이라는 이름을 사용합니다.

 

 

기존의 10nm와 비교해 18%의 성능 향상을 실현한 10nm 슈퍼핀

 

 

10nm 슈퍼핀은 동일 프로세스 노드에서 이루어낸 개선 중, 그 성능 향상이 가장 큽니다. 

 

슈퍼핀은 새로운 재료를 도입하고 게이트 구조를 개선했습니다. 

1. 게이트 길이를 늘려 더 많은 전류가 흐릅니다.

2. 게이트 프로세스의 구조가 개선돼 더 높은 채널 이동을 실현

3. 소스/드레인의 결정 구조를 확장해 채널에서 흐르는 저류 증가

4. 메탈 스택에 Super MIM (metal insulator metal) 캐패시터를 도입, 용량을 5배로 향상. 새로운 High-K 유전체 사용

 

 

게이트 개선

 

 

슈퍼 MIM 캐패시터

 

이런 개선 덕분에 인텔의 동일 노드 중에서는 가장 큰 성능 향상을 이루었다고 합니다. 14nm는 +가 붙으면서 5%씩 올랐으나, 10nm 슈퍼핀은 18%가 올랐다고 합니다.

 

 

2021년에는 슈퍼핀의 새로운 확장 버전을 도입합니다. 그 때 나오는 제품은 데이터센터를 위한 제품이 될 겁니다. 

 

 

새로운 하이브리드 본딩 테스트 칩의 테이프 아웃

 

 

인텔은 새로운 패키지 기술을 개발하고 있습니다. 2.5D인 EMIB (Embedded Multi-die Interconnect Bridge), 3D인 포베로스, 이를 패키징한 Co-EMIB가 있으며, EMIB를 사용한 제품으론 8세대 코어 프로세서와 AMD 라데온을 조합한 카비레이크-G, 포베로스 기반 제품으론 10세대 코어 프로세서인 레이크필드가 있습니다. 

 

 

하이브리드 본딩 테이프 아웃

 

 

피치가 10마이크론미터 이하

 

이번에 발표한 하이브리드 본딩은 칩과 칩 사이의 결합, 범프와 범프의 간격을 10μm 이하로 줄인 기술입니다. 따라서 웨이퍼 레벨에서 다이와 다이를 결합하는 식의 제조가 가능해집니다. 인텔은 2분기에 SRAM의 테스트 칩을 테이프 아웃했으며, 앞으로 상품화 계획도 갖고 있습니다.

 

 

앞으로는 CPU 웨이퍼 위에 SRAM 칩을 탑재한 제품을 만들고, 이를 토대로 거대한 L4 캐시나 DRAM을 내장한 CPU를 만들 수 있게 됩니다.