Skip to content

기글하드웨어기글하드웨어

컴퓨터 / 하드웨어 : 컴퓨터와 하드웨어, 주변기기에 관련된 이야기, 소식, 테스트, 정보를 올리는 게시판입니다. 2016년 7월 이전의 글은 다음 링크를 참조하세요. 구 하드웨어 뉴스 / 구 디지털 뉴스 / 구 하드웨어 포럼 / 구 뉴스 리포트 / 구 특집과 정보 / 구 스페셜 게시판 바로가기

Extra Form
참고/링크 https://pc.watch.impress.co.jp/docs/colu...27139.html

무어의 법칙 3단계에서 시작된 칩렛


인텔을 비롯한 칩 제조사들이 칩렛(Chiplet) 구조로 나가고 있습니다. 칩렛은 기존의 칩 다이에 탑재된 기능을 분리한 작은 다이입니다. 하나의 큰 다이에서 여러개의 작은 다이를 연결하는 구성으로 나가는 게 칩렛입니다.

 

칩렛의 도입에는 복잡한 배경이 있으나, 가장 중요한 점은 제조 공정이 복잡해지고 제조 비용이 상승한다는 점입니다. 현재 반도체 업체들은 반도체의 크기, 즉 메탈 피치(배선 간격)과 게이트 피치(게이트 간격), 핀 피치(핀 간격)을 줄여나가는 것만으로는 제조 공정 미세화 속도를 지금처럼 유지하지 못하기에, 회로 설계와 결합된 표준 셀을 줄여나가는 방식(Design-Technology Co-Optimization. DTCO)를 통해 미세화를 진행 중입니다. 이런 분위기가 공정 기술을 복잡하게 하고 제조 비용을 끌어 올리는 원인이 되고 있습니다. 

 

1_o.jpg

 

그래서 여러 개의 작은 다이, 칩렛으로 큰 칩을 만들자는 아이디어가 나왔습니다. 칩셋의 방향은 인텔의 설립자 중 하나인 고든 무어가 1965년에 발표한 무어의 법칙에서 이미 예언한 바 있습니다. 칩렛 프로그램을 추진하는 미국 국방 고등 연구 계획국(Defense Advanced Research Projects Agency : DARPA)'의 홈페이지에 나온 내용인데, 인텔도 무어의 법칙 3페이지를 인용하고 있습니다. 칩렛이 인텔의 기반인 무어의 법칙을 위배하는 내용은 아니라고 주장하는 것 같습니다.

 

 

멀티 다이 기술의 다음 단계로

 

2_o.jpg

 

인텔은 칩렛을 위한 기술로 2.5D 구현 기술인 EMIB(Embedded Multi-die Interconnect Bridge)와 3D 구현 기술인 포베로스, 2.xD/3D 구현 기술인 ODI(Omni Directional Interconnect)를 개발하고 있습니다. 인텔은 멀티 다이 패키지 기술의 연구를 조용히 진행해 왔습니다.

 

현재 칩렛은 AMD처럼 패키지 기판의 배선에 연결하거나 HBM 메모리와 GPU를 실리콘 인터포저로 연결하는 방법이 일반적입니다. 하지만 인텔은 그것과 다른 기술을 보고 있습니다. 왜냐면 기존 기술로는 인텔이 목표하는 칩렛을 달성하지 못해서입니다.

 

인텔의 목표는 하나의 거대한 칩에 가까운 전력과 효율을 칩렛 구성으로 실현하는 것입니다. 이를 위해 다이 사이의 연결 기술을 혁신하고 멱적 대 대역폭, 전송 대 에너지 비율을 더 높여야 합니다. 인텔의 목표는 단기적으로는 500GB/제곱mm의 다이 간 전송 대역과, 1pJ/bit(picoJoule/bit)의 전송 에너지입니다. 장기적으로는 1TB/제곱mm의 다이 사이의 전송 대역 밀도에 0.1pJ/bit 이하의 전송 에너지입니다. 0.1pj/bit까지 낮추면 단방향 1TB/sec의 데이터 대역이 나와, 단방향 0.8W에 양방향 1.7W까지 에너지를 줄일 수 있습니다. 인텔이 2.xD/3D 신기술을 계속해서 발표하는 것도 이런 목표를 위해서입니다.

 

3_o.jpg

 

인텔의 패키지 기술 개발. 왼쪽이 기존의 MCM, 가운데가 EMIB를 비롯한 2.5D, 오른쪽이 미래의 솔루션

 

 

MCM (Multi-Chip Module) 패키지 배선의 어려움


현재 칩렛의 대부분은 패키지 배선으로 다이 사이를 연결합니다. AMD 젠 CPU 계열 멀티 다이나 인텔 CPU의 eDRAM 칩 패키지 역시 마찬가지입니다. 패키지의 여러 다이를 나란히 배선에 연결하는 기존의 방식은 2D나 MCM (Multi-Chip Module)이라고 부릅니다. 2xD와 3D도 넓은 의미에서는 MCM이지만 일반적으로는 패키지 내부에서 구현된 걸 MCM이라고 부릅니다.

 

2D MCM 칩은 Through Silicon Via (TSV) 같은 특수한 기술이 필요 없기에, 칩의 제조 단가를 아낄 수 있습니다. 다이 패키지에 일렬로 세우니 쿨링에서도 문제될 게 없습니다.

 

그러나 다이 사이를 일반 패키지 기판의 배선으로 연결하기에 배선 간격은 상대적으로 넓고 밀도는 줄어듭니다. 일반적으로 칩 사이는 수십 개의 신호선으로 연결하는데 AMD 젠2의 경우 단방향 32개에서 64개, 구현 면적당 전송 대역폭은 AMD 젠2가 단뱡항 26~52.6GB/s, 전송 에너지는 몇 pj/bit에서 10pj/bit를 넘는 수준까지 올라가며, AMD IFOP(GMI)는 최단 부분에서 2pj/bit가 나옵니다.

 

5_o.jpg

 

6_o.jpg

 

2D MCM은 낮은 대역폭과 높은 전송 에너지 외에 패키지 디자인이 복잡해지고 실장 면적이 커진다는 특징이 있습니다. 뿐만 아니라 패키지 디자인도 복잡해지고, 실장 면적도 커진다. 위 이미지는 AMD가 2018년 ISSCC (IEEE International Solid-State Circuits Conference)에서 발표한 Naples(1세대 에픽)의 패키지 배선입니다. 4층 배선으로 4개의 다이를 연결하고, 4채널 메모리, 고속 I/O까지 전부 감당해야 합니다. 또 배선을 위해 다이 사이에 일정 간격을 둬야 합니다.

 

 

고성능 칩에선 아직 먼 3D 패키징

 

대역폭과 전력이 제한된 MCM (Multi-Chip Module)에서 등장한 3D 스택(적층) 기술로, 다이를 겹쳐서 입체적으로 반도체 칩을 구성합니다. 다이 한쪽에만 연결 단자를 만들지 못하니, TSV를 통해 다이 실리콘 기판을 뚫는 구멍을 내서 수직으로 배선하고 다이 뒷면에 단자를 배치합니다. 

 

3D TSV 패키지 칩 사이를 계속해서 쌓아 단자에 연결하면 다이 사이의 대역폭이 넓고 전력 사용량이 줄어듭니다. 예를 들어 CPU에 메모리 다이를 적층하면 최대 메모리 대역폭을 가장 낮은 전력으로 실현합니다. JEDEC의 모바일용 3D DRAM 메모리 규격인 Wide I/O, Wide I/O 2는 이런 사용을 감안해서 책정했습니다. 3D 적층으로 실장 면적을 최소화할 수 있어 모바일에 적합합니다.

 

그러나 Wide I/O 계열 메모리는 거의 보급되지 않고, 3D TSV의 통합도 이미지 센서 같은 일부 분야에서만 성공했으나 고성능 컴퓨팅에서는 쓰이지 못했습니다. TSV의 실제 적용에서 어려운 점이 많아서입니다.

 

연산용 CPU 같은 고성능 프로세서를 기반 다이로 삼으면 CPU 다이에 TSV를 뚫어야 합니다. TSV를 통한 구멍은 첨단 로직 공정에 비해 상당히 크고, 가공을 위해선 TSV 쪽에 공간을 둘 필요가 있습니다. 따라서 CPU에 TSV를 넣으면 다이 크기가 커집니다. CPU를 첨단 공정으로 만들 경우 웨이퍼가 비싼데, 다이 크기가 커지면 제조 비용이 그만큼 늘어납니다. 

 

 

또한 가장 위의 다이가 그 아래 베이스 다이의 TSV를 통해 전력을 공급받는 것도 문제가 있습니다. 일반적으로 칩 다이는 C4 범프의 최상층 배선에 전력을 직접 공급하지만, 3D TSV로 적층된 최상단 다이의 경우 베이스 다이의 TSV를 통해 마이크로 범프로 공유됩니다. 그만큼 저항이 늘어납니다. 전력 문제를 해결하려면 TSV를 늘려야 하는데 그만큼 제조 비용이 늘어납니다. 배열에도 문제가 있습니다. 아래의 베이스 다이는 위의 탑 다이 아래에 가려지면서 열을 제대로 배출하지 못하는데, 이 열 저항도 문제입니다. 

 

 

대중적이지만 한계도 많은 2.5D 실리콘 인터포저 


지금 3D TSV 통합 패키징은 고성능 컴퓨팅에 쓰지 않습니다. 대신 2.5D 기술을 하이엔드 컴퓨팅 디바이스에서 널리 사용합니다. 가장 많은 분야가 CPU나 GPU 같은 프로세서의 2.5D 메모리 통합이며, 그 외에 로직 칩의 연결에도 사용합니다. 2.5D는 여러 다이를 베이스에 배치하고 인터포저의 배선에 연결합니다. 2.5D 기술은 현재 실리콘 인터 포저(Silicon Interposer)를 사용하는 기술이 일반적이나, 앞으로는 Redistribution Layer (RDL)도 등장하리라 예상됩니다.

 

실리콘 인터포저는 배선층만 있고 트랜지스터가 없는 반도체 칩입니다. 배선 외에 아무 기능이 없는 패시브 다이입니다. 65nm나 90nm 같은 기존 공정으로 제조하며, TSV 기술로 칩의 뒷면에 배선을 넣습니다. 프로세서와 메모리를 조합할 경우, 프로세서를 마이크로 범프 인터포저에 연결해 인터포저의 배선을 마이크로 범프 메모리에 연결합니다. 패키지 기판의 배선과 비교하면 배선 밀도가 훨씬 높아진다는 장점이 있습니다. 따라서 HBM처럼 신호선의 핀 수가 1,000개가 넘는 메모리를 연결할 수 있습니다.

 

또한 3D TSV 패키징과 다르게 프로세서 다이에 TSV 기술을 쓸 필요가 없습니다. 따라서 TSV가 프로레스 다이 면적을 차지하지 않고, 첨단 프로세스의 사용에도 지장이 없습니다. 제약이나 한계가 없어 고성능 프로세서를 2.5D로 패키징할 수 있습니다.

 

그러나 3D TSV 패키징처럼 2개의 다이를 직접 연결하는 게 아니라, 일단 인터포저의 배선을 통과해야 하기에 생기는 한계도 있습니다. 우선 전송에 필요한 에너지가 3D TSV보다 많아집니다. 인터커넥트의 속도를 높이려면 인터포저 자체를 개랭해야 합니다. 글래스 인터포저의 도입 같은 방법이 있지요.

 

2.5D 인터포버즌 베이스 위에 올려두고, 다이의 모든 연결은 TSV를 공유합니다. 전력 사용량이 높은 프로세서는 TSV를 통핸 전력 공급을 최적화할 필요가 있습니다. 또 신호 품질도 따져봐야 하고요. 모든 다이를 인터포저에 올려야 하지만, 인터포저의 면적은 제조 기술에 따라 달라집니다. 지금의 실리콘 인터포저는 1600제곱mm 이상을 지원합니다. 실리콘 인터포저의 가장 큰 문제는 가격입니다. 최신 공정을 쓰지 않는다고 해도 반도체 칩을 만든다는 점은 변함 없습니다. TSV 가공이 필요한 웨이퍼도 있습니다.

 

 

기존 기술의 단점을 커버하는 인텔의 새로운 기술

 

인텔의 EMIB과 포베로스, ODI는 기존의 2.5D와 3D 기술의 단점을 커버하기 위해 개발됐습니다. EMIB는 실리콘 인터포저와 같은 성능에 더 낮은 제조 비용, 그리고 탑 다이에 액세스하기가 편합니다. 인텔은 EMIB을 서버에 보급시켜 궁극적으로는 저렴한 가격을 무기로 클라이언트 PC용 CPU에 EMIB를 메모리 통합 기술로 도입하려 합니다.

 

인텔은 포베로스를 통해 첨단 프로세서 코어를 3D TSV 패키징의 기반으로 제공합니다. 포베로스는 2.5D 인터포저를 써서 다이 솔루션으로 활용 가능합니다. 그럼 포베로스는 모바일 뿐만 아니라 더욱 폭넓은 분야에 쓸 수 있습니다. 

 

10_o.jpg

 

2D 패키지와 2.5D 실리콘 인터포저, EMIB의 비교 



  • ?
    망극이 2020.01.16 17:48
    인텔아 너도 계획이 있긴 있구나
  • profile
    Retribute      안녕하세요. 행복한 하루 되세요. https://blog.naver.com/wsts5336     2020.01.16 18:06
    AMD의 현 공세를 얼마나 더 오래 버틸 수 있느냐가 문제겠죠

    옆 동네에서 보고 온 W-3375X같은 괴작으로 어떻해든 올해는 버텨 볼 수는 있겠지만...

    포베로스야 이미 레이크필드로 구현에 성공했고 실 제품의 대량출하까지 얼마 안남았을테고 EMIB는 머지않은 시점에 HEDT 부터 적용되 출하되지 않을까 싶습니다.
  • profile
    title: RGB뚜까뚜까      마이너스의 손입니다. 2020.01.17 03:54
    W-3375X 는 컴퓨터에 실외기라도 있어야될것 같더군요.
  • profile
    유자나무 2020.01.16 19:04
    과연 어떤 제품들이 나올런지
    일단 기대는 해봅니다. ㅎㅎ
  • ?
    MUSCLE 2020.01.16 21:09
    역시 인텔은 인텔이네요...; 확실히 예상처럼되긴했으나 AMD도 꾸준하게 지금처럼 충분한 견제를좀 해주었으면 좋겟어요
  • ?
    이계인 2020.01.16 21:48
    Emib 이야기는 몇년전부터 있던거같은데 반도체를 공차이내로 패키지기판에 심는기술이라 제조비용은 쌀지몰라도 패키징 비용과 불량률에서 기대이하..
  • profile
    GENESIS      쪼렙이에요 2020.01.16 22:24
    EMIB라면 이미 잘 활용해서 혼종인 카비레이크-G를 만들었고 i7 8809G가 박힌 하데스 캐년 NUC은 실로 엄청난 물건입니다. 1050Ti를 소폭 뛰어넘는 내장 그래픽(베가 M GH)을 가졌죠.

    포베로스는 이제 곧 5코어짜리 레이크필드로 모습을 드러낼겁니다. 전 레이크필드가 기대됩니다. 2.5D 3D보다 싼 값에 이기종 칩을 1개 패키지로 만들면 너무 효율적이잖아요. 왜 진작에 이렇게 안할까 싶을 정도로.
  • profile
    슬렌네터      Human is just the biological boot loader for A.I. 2020.01.16 22:36
    일단은 기대... 인레발이 아니기를 -.-
  • ?
    헤렐라리리      i9-9900 + RTX2070Super = 돈지ㄹ 2020.01.17 01:01
    ㅎ... 아무것도 모르는 사람들은 인텔이 어쨌다니 AMD가 어쨋다니 까기만 급급하죠
  • ?
    DONST 2020.01.18 21:50
    두회사 모두 결국 시장의 정점에서있고 거기에 서있는 이유가 다있을텐데 몇년단위의 시장을 예측하시는분들인데 함부로 회사를 평가하는건 좀 아쉽더라구요...
  • profile
    title: 컴맹Induky      자타공인 암드사랑 정회원입니다 (_ _) 2020.01.17 16:57
    즐텔도 이미 공정 한계를 겪고 있으니 멀티 칩렛에 대한 고민은 많이 했겠죠.
    다만 생각보다 소기의 목적을 달성하는데 시간이 오래 걸린다는게 문제군요.


  1. 10코어 4.9GHz. 코어 i9-10900

    3D마크의 데이터베이스에 코어 i9-10900이 등록됐습니다. 10코어 20스레드, 기본 클럭은 2.8GHz에 불과하나 부스트 클럭은 4.9GHz입니다. 5GHz는 안 되는군요. TDP는 125W지만 실제 소비 전력은 훨씬 더 클듯. 또 다른 10코어 20스레드도...
    Date2020.01.17 소식 By낄낄 Reply8 Views1112 file
    Read More
  2. 인텔 10nm+ 타이거레이크, 기본 클럭 2.7GHz부터

    3D마크 데이터베이스에 등록된 타이거레이크입니다. 타이거레이크-U 저전력 버전, 4코어 8스레드, 클럭 2.7GHz, LPDDR4/4X 메모리 지원. 인텔 10nm 아이스레이크-U의 최상위 모델, 4코어 8스레드의 코어 i7-1065G7은 1.3GHz부터 시작했습...
    Date2020.01.17 소식 By낄낄 Reply1 Views686 file
    Read More
  3. No Image

    지포스 RTX 2060, 299달러로 인하

    NVIDIA가 지포스 RTX 2060의 가격을 349달러에서 299달러로 인하했습니다. 라데온 RX 5600 XT가 279달러에 출시되니까, 딱 RX 5600 XT 압박용이군요. 2060이 슈퍼도 아니고 노말이 아직도 남아 있었다는 걸 이제야 알았네요. NVIDIA 라인...
    Date2020.01.17 소식 By낄낄 Reply2 Views873
    Read More
  4. No Image

    중국 YMTC, 96단을 건너뛰고 128단으로

    중국 칭화유니의 자회사, 양쯔 메모리(YMTC)는 현재 자신들이 제조하는 64단 메모리의 저장 밀도가 세계 1위이며, 다른 제조사의 96단 메모리와 10%밖에 차이나지 않는다고 합니다. 그래서 앞으로는 96단 적층을 건너뛰고 바로 128단 적층...
    Date2020.01.17 소식 By낄낄 Reply1 Views711
    Read More
  5. No Image

    TSMC의 작년 4분기 출하량 비율. 7nm가 35%

    TSMC의 2019년 4분기 출하량에서 가장 큰 비중을 차지한 공정은 7nm입니다. 35%, 1/3을 넘습니다. 16nm는 20%고 10nm는 1%밖에 안됩니다. 다 7nm로 옮겼나 보군요. TSMC 16nm와 그 이상의 선진 공정은 전체 출하량의 56%를 차지합니다. 작...
    Date2020.01.17 소식 By낄낄 Reply2 Views318
    Read More
  6. 여기서 중고구매한 부품과 추천받은 메인보드로 컴퓨터를 바꿨습니다.

    우선 좀 억울한 사연 이 있다던 adata trueonot회원님의 sx8200 pro 512gb     방열판(?) 하나와 m.2 ssd로 구성되어있습니다.   그리고 보드가 고장이나 미국으로 보내기워해 어쩔수 없이 Olorin님이 팔게된 라이젠 2600과 Retribute님이...
    Date2020.01.17 일반 By파란진주 Reply16 Views626 file
    Read More
  7. No Image

    혹시 라데온 그래픽카드 드라이버 구버전은 어디서 받아야하나요?

    제목이 질문으로 이어집니다. 지금 포멧하면서 윈도우에서 드라이버를 다운받아주는데 느낌이 쎄한것이 이게 2020아드레날린 같군요... 혹시 구버전 어디서 다운받을수 있나요?
    Date2020.01.16 질문 By파란진주 Reply10 Views684
    Read More
  8. No Image

    RX 5600 XT는 나비 10 XLE

    라데온 RX 5600 XT는 나비 10 XLE 칩을 사용합니다. 라데온 RX 5500 XT에 들어간 나비 14는 아니군요. 아래는 RX 5000 시리즈의 GPU와 주요 스펙입니다. Radeon RX 5700 XT 50th Anniversary: Navi 10 XTX Radeon RX 5700 XT: Navi 10 XT ...
    Date2020.01.16 소식 By낄낄 Reply5 Views675
    Read More
  9. No Image

    인텔 2세대 제온 스케일러블 프로세서 가격 인하

    인텔이 2세대 제온 스케일러블 프로세서의 가격을 인하했습니다. 몇천 달러씩 깎아주지만 워낙 비싼 애들이라 여전히 가격은 좀 있네요. Price Cuts for Intel Second Generation Xeon Scalable Family (Cascade Lake) Cores Base Freq Tu...
    Date2020.01.16 소식 By낄낄 Reply3 Views659
    Read More
  10. 제온 W-3375X, 56코어, 5.1GHz, 655W TDP

    제온 W-3375X입니다. 56개의 코어가 5161Mhz로 작동하며, TDP는 무려 655W에 달합니다. 예전에는 400W쯤 될 거라고 말했었죠. 28코어 다이 2개를 붙이고 클럭을 올리니 TDP가 이 지경이 된듯요.
    Date2020.01.16 소식 By낄낄 Reply39 Views2218 file
    Read More
  11. AMD 에픽, 유럽의 기상 예보용 슈퍼컴퓨터에 사용

    AMD가 Atos가 제조하는 유럽 기상 예보 센터 ECMWF의 슈퍼컴퓨터, XH2000에 에픽 7742 CPU를 공급합니다. 64코어 128스레드, TDP 225W입니다. 얼마나 많은 프로세서가 들어가는지는 알 수 없으나, XH2000 42U 캐비넷에는 32개의 컴퓨트 블...
    Date2020.01.16 소식 By낄낄 Reply3 Views1051 file
    Read More
  12. No Image

    윈10 20H1 올렸다가 과제 날릴 뻔했습니다

    인사이더 프리뷰 권장버전으로 설치해놨는데 이상하게도 프리미어가 중간중간 프리징이 걸리더군요   컨트롤+S 는 습관돼있어서 다행인데 오토세이브도 안된 타이밍에 날아갔다면 흐...   마침내, 방금 그ㅡ린 스크린을 뿜어내셨습니다.  ...
    Date2020.01.16 일반 Bytitle: 고기Gorgeous Reply3 Views869
    Read More
  13. Martiantec Martian 104 프로토타입 키보드

    Martiantec Martian 104 키보드의 프로토타입입니다. 키 사이사이에 구멍이 뚫려 있도록 디자인했네요. 기판까지 말입니다. 그래서 먼지가 쌓이지 않습니다. 또 마우스의 몸체 부분도 최소화한 디자인을 시연했습니다.
    Date2020.01.16 소식 By낄낄 Reply5 Views564 file
    Read More
  14. 칩렛 경쟁에서 조용히 나아가는 인텔의 패키징 기술

    무어의 법칙 3단계에서 시작된 칩렛 인텔을 비롯한 칩 제조사들이 칩렛(Chiplet) 구조로 나가고 있습니다. 칩렛은 기존의 칩 다이에 탑재된 기능을 분리한 작은 다이입니다. 하나의 큰 다이에서 여러개의 작은 다이를 연결하는 구성으로 ...
    Date2020.01.16 소식 By낄낄 Reply11 Views2914 file
    Read More
  15. 라이젠 4000과 라데온 RX 5600 XT 관련 인터뷰

    AMD의 Scott Stankard (Senior Product Manager, Client Business Unit)와 진행한 인터뷰를 요약했습니다. 1. 라이젠 3000 시리즈 프로세서는 젠 2 아키텍처의 코어 다이 CCD와 I/O를 맡은 IOD로 CPU의 구성 요소를 나눈 칩렛 아키텍처를...
    Date2020.01.16 소식 By낄낄 Reply10 Views1678 file
    Read More
목록
Board Pagination Prev 1 2 3 4 5 6 7 8 9 10 11 ... 849 Next
/ 849

최근 코멘트 30개

MSI 코리아
지원아이앤씨
쓰리알시스템

공지사항        사이트 약관        개인정보취급방침       신고와 건의


기글하드웨어는 2006년 6월 28일에 개설된 컴퓨터, 하드웨어, 모바일, 스마트폰, 게임, 소프트웨어, 디지털 카메라 관련 뉴스와 정보, 사용기를 공유하는 커뮤니티 사이트입니다.
개인 정보 보호, 개인 및 단체의 권리 침해, 사이트 운영, 관리, 제휴와 광고 관련 문의는 이메일로 보내주세요. 관리자 이메일

sketchbook5, 스케치북5

sketchbook5, 스케치북5

나눔글꼴 설치 안내


이 PC에는 나눔글꼴이 설치되어 있지 않습니다.

이 사이트를 나눔글꼴로 보기 위해서는
나눔글꼴을 설치해야 합니다.

설치 취소