TSMC가 7nm(N7) 공정을 개선한 6nm(N6) 공정을 발표했습니다. 기존 7nm 기반 설계와 완벽 호환되기에 기존 설계를 재사용해 6nm로 넘어올 수도 있습니다.
현재 시험 생산중인 N7+ 기술의 EUV를 활용해 개발한 6nm 공정은 트랜지스터 밀도가 18% 더 높습니다. 내년 1분기에 시험 생산할 예정입니다.
참고/링크 | https://www.digitimes.com/news/a20190416PR203.html |
---|
TSMC가 7nm(N7) 공정을 개선한 6nm(N6) 공정을 발표했습니다. 기존 7nm 기반 설계와 완벽 호환되기에 기존 설계를 재사용해 6nm로 넘어올 수도 있습니다.
현재 시험 생산중인 N7+ 기술의 EUV를 활용해 개발한 6nm 공정은 트랜지스터 밀도가 18% 더 높습니다. 내년 1분기에 시험 생산할 예정입니다.