반도체 표준 규격을 책정하는 미국의 JEDEC는 차세대 서버/하이엔드 PC를 위한 DRAM 모듈, DDR5 DIMM(Dual In-line Memory Module) 기술의 스펙을 책정 중입니다. https://gigglehd.com/gg/1616456 여기에서 소개했었지만, DDR5 DIMM은DDR5 DRAM을 탑재하는 모듈입니다. 스펙 책정은 DRAM 칩과 마찬가지로 2018년에 완료될 예정입니다. 실제 제품은 2020년에나 나올 듯.

 

 

3가지 종류의 DRAM DIMM

 

DDR5 DIMM을 설명하기 전에 표준 DRAM 모듈인 DRAM DIMM이 무엇인지 간단히 짚고 넘어가지요. 서버/하이엔드 PC 용 DIMM에는 대략 3가지 모듈이 있습니다. 성능이 낮고 가격이 싼 UDIMM(Unbuffered DIMM), 그보다 비싸고 성능이 높은 RDIMM(Registered DIMM), 최상위 제품군인 LRDIMM(DIMM : Load Reduced DIMM)까지 3가지가 있습니다.

 

UDIMM은 기본적으로 DIMM 보드에 DRAM 칩과 SPD(Serial Presence Detect https://gigglehd.com/gg/1611528 ) 칩만 달려 있습니다. 그래서 가장 쌉니다. 반면 신호 파형을 정돈할 방법이 별로 없기에, 메모리 채널에 연결할 수 있는 DIMM의 수, 랭크, 데이터 전송 속도(대역폭)에는 한계가 있습니다. 

 

RDIMM은 DIMM의 입출력 신호에서 주소(Add)/명령(Cmd) 신호를 RCD(Register Clock Driver)라 부르는 IC 칩에 버퍼링해 신호 파형을 가지런히 다듬은 DIMM입니다. 즉, DIMM 보드에는 DRAM과 SPD 외에도 RCD 칩이 있습니다. RCD가 추가됐으니 DIMM 가격은 오르지만, UDIMM에 비해 메모리 채널에 접속 가능한 DIMM의 수와 랭크는 늘어납니다.

 

 

DDR RDIMM 보드의 구조. Montage Technology의 Desi Rhoden이 2014년 10월에 JEDEC의 이벤트 Server Forum에서 강연한 슬라이드.

 

 

DDR4 RDIMM 보드의 구조. DRAM 칩을 Flower나 Windmill이라 부르는 레이아웃으로 배열한 형태입니다. 이 외에도 DRAM 칩을 가지런히 정렬한 Vertical 레이아웃이 있습니다. Montage Technology의 Desi Rhoden이 2014년 10월에 JEDEC의 이벤트 Server Forum에서 강연한 슬라이드

 

그리고 LRDIMM은 DIMM의 입출력 신호에서 주소(Add)/명령(Cmd) 신호뿐만 아니라 데이터(Data) 신호를 버퍼해 신호 파형을 정렬한 DIMM입니다. 즉, DIMM 보드는 DRAM 칩과 SPD 칩 외에도 RCD 칩과 DB(Data Buffer) 칩이 들어갑니다. DIMM 보드의 제조 비용이 가장 비싸지지만 메모리 채널에 할당하는 DIMM 수와 랭크가 늘어나 대역폭도 넓어집니다. 

 

 

DDR4 LRDIMM 보드의 구조. 중앙에 주소(Add)/명령(Cmd) 신호 버퍼의 DDR4 RCD 칩, DRAM 칩 및 DIMM 신호 핀 사이에 DDR4 DB 칩을 배치했습니다. 

 

 

DDR4 LRDIMM 보드를 탑재한 메모리 서브 시스템의 구성.

 

 

전압 레귤레이터를 DIMM에 장착

 

DDR4 DIMM과 DDR5 DIMM의 가장 큰 차이점은 전압 레귤레이터의 탑재 여부입니다. DDR4 세대까지는 메모리 컨트롤러가 장착된 기판(대게는 메인보드)에 전압 레귤레이터를 넣어, DIMM의 다양한 전원 핀을 통해 DRAM에 전원을 공급했습니다.

 

그러나 DDR5 세대에서는 기존 방식으로 안정적인 전원 공급이 어려워졌습니다. DDR5 DRAM 기술 스펙에선 전원 전압의 변동폭을 ±3%까지만 허용하기 때문입니다. DRAM의 공급 전압은 1.1V니 허용 변동폭은 ± 0.033V(33mV)에 불과합니다. 전원 전압의 변동을 억제하는 건 DRAM의 입출력 데이터 전송 속도를 안정적으로 높이기 위해서 매우 중요합니다.

 

그래서 DDR5 DIMM는 DIMM 보드에 PMIC(Power Management IC)라 부르는 전압 레귤레이터 IC를 탑재, DRAM에 전원을 공급합니다. 전압 레귤레이터 IC의 탑재는 안정된 전원 전압의 공급 외에도 DIMM의 핀을 절약한다는 의미도 있습니다.

 

 

DDR4 DIMM 메모리 서브 시스템은 메인보드에 전압 레귤레이터(VR)가 들어갑니다(왼쪽). 차세대 DDR5 DIMM는 DIMM 보드에 전압 레귤레이터 회로(PMIC)가 들어갑니다.

 

 

DDR5 DIMM 용 전압 레귤레이터(PMIC)의 개요.

 

 

입출력 버스 폭이 80bit로 확대

 

DIMM 보드의 핀 수는 지금의 DDR4 세대가 단면 144핀, 총 288핀입니다. 차세대인 DDR5 DIMM도 DIMM 보드의 핀 수는 변하지 않습니다. 단면 144핀, 양면 288핀입니다.

 

그러나 입출력 신호의 버스 폭이나 주소(Add)/명령(Cmd) 신호의 버스 폭은 크게 달라집니다. 우선 입출력 신호의 버스 폭은 DDR4이 72비트지만 DDR5는 80비트로 늘어납니다. 구체적으로는 DDR4에서 64비트 입출력 신호에 8비트 패리티 신호를 추가했으나, DDR5는 64비트 입출력 신호에 16비트 패리티 신호를 더합니다. 패리티 신호를 늘려 오류 정정 능력을 강화합니다.

 

주소(Add)/명령(Cmd) 신호의 버스 폭은 DDR4이 24비트 싱글채널이었습니다. DDR5는 7비트 듀얼 채널로 총 14비트로 바뀝니다. 또한 신호의 전송 속도는 DDR4가 SDR(Single Data Rate)인데 DDR5는 DDR (Double Data Rate)로 늘어납니다. 듀얼 채널과 전송 속도의 향상으로 DIMM의 핀 수가 줄어도 짧은 시간에 주소(Add)/명령(Cmd) 신호를 입력합니다.

 

 

LRDIMM에서 DDR4(위)와 DDR5(아래)의 비교.

 

 

RDIMM의 주소(Add)/명령(Cmd) 신호의 DDR4(왼쪽)와 DDR5(오른쪽) 비교. 인텔의 John Halbert가 2017년 6월에 JEDEC 이벤트 Server Forum에서 강연한 슬라이드.

 

DIMM 보드의 크기는 DDR4이 길이 133.5mm, 높이 31.25mm입니다. DDR5는 핀 수가 그대로라 길이도 133.5mm를 유지할 것으로 보입니다. 높이는 기본적으로 변하지 않지만 전압 레귤레이터(PMIC) 추가하는 만큼 약간 높아질 것으로 예상됩니다. DIMM 보드의 메모리 서브 시스템에 공간적인 여유는 그다지 없으며 보드 크기가 커지는 건 허뇽되지 않을 것입니다.

 

 

메모리 서브 시스템의 대역폭은 300GB/s 돌파

 

DRAM 모듈(DRAM DIMM)로 구성되는 메모리 서브 시스템은 DDR5로 전환하며 대역폭(데이터 전송 속도)이 크게 향상됩니다. DDR4의 메모리 서브 시스템은 메모리 채널 수가 4채널이나 6채널이었습니다. 이것이 DDR5에선 12채널로 늘어납니다. DRAM의 핀 대역폭이 같아도 메모리 서브 시스템 전체에서 대역폭은 2~3배로 늘어나게 됩니다.

 

반면 메모리 채널에서 구현할 수 있는 DIMM 보드의 수는 줄어듭니다. DDR4 4채널은 최대 3개의 DIMM 보드를 쓸 수 있었습니다. DDR5에서는 최대 2장으로 줄어듭니다. 그리고 DIMM 보드 하나당 2채널을 DDR5에서 취급하지 않기에, 채널 수가 늘어나도 메모리 서브 시스템의 DIMM 보드 수는 12개로 DDR4 세대의 6채널 구성과 다르지 않습니다. 즉, 대역폭의 향상을 우선한 구조인 것입니다.

 

 

DDR4 DIMM의 메모리 서브 시스템 아키텍처. 왼쪽은 4채널, 오른쪽은 6채널.

 

 

DDR5 DIMM의 메모리 서브 시스템 아키텍처. 메모리 채널 수는 12채널로 늘었으나, DIMM 1개에서 2채널을 쓰기에 DDR4의 6채널 구성과 DIMM 수는 변하지 않습니다.

 

 

차동 전송 대역폭 향상과 핀 수의 절감

 

지금까지 설명한 DDR5 DIMM 기술은 지금까지 DDR의 DIMM 기술의 연장선에 서 있습니다. 즉, 기존 기술의 개량으로 대역폭(데이터 전송 속도)을 높이는 것입니다. 반면 기존 기술과 좀 다른 방식의 DIMM을 DDR5에서 검토되하고 있습니다.

 

그것은 신호 전송 방식을 기존 기술의 싱글 엔드 방식에서 차동(디퍼런셜) 방식으로 바꿔 대역폭을 늘리는 것입니다. JEDEC에서는 이 DIMM을 DDIMM(Differential DIMM)이라 부릅니다. 차동 방식의 도입으로 대역폭(데이터 전송 속도)을 크게 끌어 올리고 DIMM의 핀 수를 줄일 수 있습니다.

 

DDIMM은 DRAM의 거의 모든 입출력 신호를 통합 버퍼(UB : Unified Buffer)에 모아 8비트 폭의 차동 신호로 변환해 DIMM 보드의 핀에 연결합니다. 데이터의 입출력은 양방향이 아니며, DRAM에서 데이터 쓰기(다운 스트림. DS)와 DRAM에서 데이터 읽기(업스트림. US)를 분리합니다. 다운 스트림과 업 스트림은 각각 2채널로 총 32비트 폭을 지닙니다. 차동 전송이기에 핀 수는 64핀. 기존 DDR5 DIMM의 80핀에 비하면 줄어든 것입니다. 

 

DDR5 DRAM을 탑재한 DDIMM의 핀은 200개입니다. 위에서 설명했던 DDR5 DIMM(RDIMM, LRDIMM 등)의 288핀에 비해 크게 줄어듭니다. 따라서 DIMM 보드를 작게 만들 수 있습니다.

 

핀의 데이터 전송 속도는 25.6Gbps 이상으로 매우 높습니다. 25.6Gbps의 읽기/쓰기 대역폭은 최대 25.6 × 8 × 2 / 8, 즉 51.2GB/s가 됩니다. 이것은 한개의 핀에 3.2Gbps로 데이터를 전송하는 DDR5 LRDIMM의 약 2배 대역폭입니다.

 

 

DDR5 DDIMM (차동 DIMM)의 개요. IBM의 KH Kim이 2017년 6월에 JEDEC의 Server Forum에서 강연한 슬라이드

 

 

DDR5 DDIMM의 핀 레이아웃의 예.

 

 

통합 버퍼 (UB : Unified Buffer)의 개요.

 

 

FBDIMM의 부활과 개선으로 DDIMM을 실현

 

DDR DIMM의 역사를 잘 아는 사람은 이미 눈치챘겠지만, DDR5 DDIMM는 DDR2 DRAM 세대에서 등장했던 FBDIMM(Fully Buffered DIMM)기술과 비슷합니다.

 

FBDIMM은 DDIMM과 마찬가지로 고속 전송을 위해 차동 전송 방식을 사용했습니다. 이를 위해 AMB(Advanced Memory Buffer)라는 통합 버퍼를 탑재, DDR2 DRAM 칩의 입출력 신호(단일 종단 신호)를 AMB에서 차동 신호로 변환했습니다. 덧붙여서 업 스트림은 10비트, 다운 스트림은 14비트로 넓은 편이었습니다. DIMM 보드의 핀 수는 240핀으로 다른 DDR2 DIMM과 같습니다.

 

FBDIMM은 뛰어난 기술이었지만 DDR3 세대에서 계승되지 않고 DDR2 세대로 끝났습니다. 그 이유는 크게 3가지가 있습니다. 하나는 AMB을 탑재하면서 제조 비용이 꽤 늘어났다는 것. 다른 하나는 FBDIMM 기술의 특허를 소유한 기업이 사용료를 청구했기 때문에 비용이 더 늘어난 것. 마지막으로 DDR2 세대 성능 향상(클럭 향상)이 예상 외로 크게 진행돼 FBDIMM의 매리트가 줄었다는 것입니다.

 

 

비 휘발성 메인 메모리를 위한 큰 움직임

 

DDR5에서 제안한 DDIMM는 FBDIMM의 전철을 밟을까요? 아니면 다그 다음 세대(DDR6)에서 정식으로 도입될까요? 예측은 쉽지 않지만 DDR2 세대와 비교하면 명확한 부분이 있습니다. 기존 기술, 즉 단일 종단 기술의 발전이 현재 교착 상태라는 것입니다. 그런 점에서 차동 전송이 유리하다고 할 수 있습니다. 그러나 통합 버퍼의 탑재로 늘어나는 제조 비용은 지금도 무시할 수 없습니다.

 

한편 핀 수가 크게 줄어드는 DDIMM과, 핀을 정렬해 소형화보다 폼펙터 호환성을 중시한 FBDIMM은 그 설계 사상이 다릅니다. 차동 전송은 메모리 채널당 탑재 가능한 DIMM 보드의 수가 늘어나므로 기판 크기가 작아지면 구현하는 점유 공간 절약으로 이어지기에 좋은 일입니다.  

 

DDIMM 등장의 배경에는 비 휘발성 메모리 모듈 NVDIMM(Non-Volatile DIMM)이 DDR4 세대에서 보급된다는 게 있습니다. NVDIMM도 JEDEC가 기술 스펙을 책정 중이며, 크게 3종류의 NVDIMM가 규격화된다고 정해져 있습니다. 동시에 DDR4 DRAM 모듈의 LRDIMM 규격은 2세대로 가면 NVDIMM과 함께 사용하는 걸 전제로 깔아두게 됩니다. 구체적으로는 RCD(Register Clock Driver)의 스펙이 NVDIMM을 대응하도록 바뀝니다.

 

NVDIMM의 탑재를 전제로 하는 서버/하이엔드 PC의 메인 메모리 트렌드는 DDR5 DIMM에서도 이어집니다. UDIMM, RDIMM, LRDIMM에서 하이엔드 LRDIMM은 DDR4의 2세대와 마찬가지로 NVDIMM이 규격화됩니다.

 

DRAM DIMM과 NVDIMM을 함께 사용하면 재기록을 자주 반복하는 데이터보다, 재기록 빈도는 적고 주로 읽기만 하는 데이터와 잘 어울립니다. 그러면 데이터를 자주 재기록하게 되는 용도는 무엇으로 채워야 할까요. 이 부분을 짊어지는 것이 DDIMM이 될 것이라 보입니다. DDIMM는 NVDIMM와 기술 스펙이 전혀 다르기에 함께 쓰긴 어렵습니다.

 

그러나 FBDIMM에서 그랬던 것처럼 DDIMM도 지연 시간이 상당히 길다는 약점이 있습니다. 소용량 데이터의 랜덤 액세스가 계속 이어지면 차동 DIMM은 장점을 살리지 못합니다. 긴 스트리밍 데이터를 빠르게 쓰는 게 DDIMM에 적합합니다.

 

DDR5 세대의 DIMM 기술은 세부 사항이 아직 정해지지 않았습니다. 달라질 가능성이 아직 있으니 내년까지 기다려 봐야 합니다.