SRAM 제조는 최신 공정의 효과를 보기 힘들다고 알려져 있습니다. 하지만 TSMC는 N2 공정이 더 작은 SRAM 셀과 더 높은 SRAM 밀도를 달성했다고 주장합니다. 

 

TSMC N2는 게이트 올 어라운드 나노시트 트랜지스터를 사용하는 2nm 공정입니다. N3E와 비교하면 트랜지스터/클럭이 같다는 가정 하에 전력 사용량이 25~30% 줄어들고, 트랜지스터/전력이 같다는 가정 하에 성능은 10~15% 향상되며, 클럭과 전력을 유지한다면 트랜지스터 밀도는 15% 높아집니다. 

 

그리고 하나 더, HD SRAM 비트 셀 크기를 N3/N5의  0.021 µm^2에서 약 0.0175 µm^2(SRAM 밀도 38Mb/mm^2 구현 가능)로 줄인다는 것입니다. 이게 가능한 이유는 GAA 나노시트 트랜지스터로 보입니다. GAA 트랜지스터는 게이트 소재로 채널을 완전히 둘러싸 채널의 정전기 제어를 개선해 누설을 줄이고 성능은 유지하면서 트랜지스터 크기를 줄이는 데 도움이 됩니다.