AMD 그래닛 릿지, 젠5 다이 이미지에 주석을 달아둔 것입니다. 

 

그래닛 릿지는 최대 2개의 8코어 CCD 다이가 아래에 있고 중앙에 클라이언트 cIOD가 있습니다. cIOD는 전 세대인 라파엘에서 쓰던 것을 그대로 가져왔으며, 코어 다이는 TSMC N4P 노드에서 생산합니다. 

 

CCD는 1MB L2 캐시가 있는 젠5 8코어가 있고, 중앙에는 8개의 코어가 공유하는 32MB L3 캐시가 있습니다. 그 위에는 시스템 관리 장치와 cIOD에 연결하는 인피니티 패브릭 PHY가 있습니다. 

 

젠5는 512비트 부동소수점 데이터 패스 때문에 N5 공정으로 만든 젠4보다 더 큽니다. 벡터 엔진은 주변부로 밀려났는데, FPU가 가장 열이 많이 나기에 이는 합리적인 구조입니다. 가장 안쪽에는 L2 캐시가 있으며 전 세대보다 대역폭이 늘었습니다. 

 

코어 중앙에는 32KB L1 명령어 캐시, 48KB L1 데이터 캐시, 정수 실행 엔진, 프론트 엔드, 명령어 페치와 디코드, 분기 예측 장치, 마이크로 연산 캐시, 스케줄러가 있습니다. 

 

32MB L3 캐시에는 3D V 캐시 스택을 대비해서 TSV가 있습니다. 여기에 64MB 3D V 캐시를 장착하면 총 96MB의 캐시를 갖춘 라이젠 X3D가 나옵니다.