Flash Memory Summit이 열린 산타 클라라 컨벤션 센터

 

메모리 셀 어레이를 입체적으로 쌓아(3D) 저장 밀도를 높이는 3D 낸드 플래시 기술이 저장 용량을 급격헤 늘리고 있습니다. 낸드 플래시 메모리와 SSD(Solid State Drive) 관련 세계 최대 이벤트인 플래시 메모리 서밋에서 삼성전자, 도시바, 웨스턴 디지털, 마이크론 등의 주요 제조사가 대용량 3D 낸드 플래시 기술의 최신 개발 성과를 어필했습니다.

 

 

삼성은 5세대 기술 V5에서 1Tbit 대용량 실리콘을 발표

 

3D 낸드 플래시 메모리의 선두 업체는 삼성전자입니다. 삼성은 거의 매년마다 플래시 메모리 서밋의 기조 강연에 등단해 새로운 세대의 3D 낸드 플래시 메모리 기술, 최신 기술의 대용량화, 새로운 세대의 3D 낸드 플래시 메모리를 탑재한 초 대용량 SSD를 선보여 왔습니다.

 

 

예를 들어 2015년에선 2014년의 2배 용량을 실현한 3세대 3D 낸드 기술인 V3로 256gbit의 대용량 실리콘 다이와 15.36TB의 대용량 2.5인치 SSD를 공개했습니다.

 

 

그리고 2016년엔 두배의 저장 용량을 실현한 4세대 3D 낸드 기술 V4와 512Gbit 실리콘 다이, 32tB의 2.5인치 SSD를 발표했습니다. 

 

올해의 강연에선 여전히 2배의 성장을 기록했으나 평소보다는 기세가 줄었습니다. 5세대 3D 낸드 기술인 V5를 발표했으나 개발 성과가 구체적이지 않습니다. 실물을 직접 공개했던 예년과 달리 제품 이미지를 공개하는 것으로 그쳤습니다. 다만 매년 2배씩 늘어났으니 이제 속도가 수그러들 때도 되지 않았을까 싶네요.

 

 

5세대 3D 낸드 기술 V5는 1Tbit의 실리콘 다이 32개를 하나로 패키징해 4TB 칩을 만들고, 이 칩을 32개 장착해 2.5인치 128TB SSD를 실현했습니다.

 

 

도시바. 96층 적층 기술과 QLC 고밀도 기술 

 

 

도시바는 플래시 메모리 서밋 한달 전에 두가지 개발 성과를 발표했습니다. 하나는 워드라인의 적층 수를 96층으로 늘린 4세대 3D 낸드 기술인 BiCS4입니다. 당시엔 이걸로 256Gbit 실리콘 다이를 만들었다고 밝혔는데, 8월에는 용량을 512Gbit로 늘렸습니다. 

 

 

다른 하나는 1개의 메모리 셀에 4비트의 데이터를 기록하는 QLC(quadruple level cell) 기술을 사용한 3D 낸드 플래시입니다. 도시바는 2015년의 강연에서 3D 낸드가 평면형보다 메모리 셀의 축적 전하량이 커 QLC 방식을 쓰기 쉽다고 밝혔습니다. 기존의 평면 2D 낸드 플래 기술을 미세화를 거듭할수록 축적 전하량이 부족하기에, 16단계로 전하량을 제어하는 QLC를 쓰기 힘듭니다. 

 

 

그리고 BiCS3 64층 3D 낸드 기술과 QLC 메모리 셀 기술을 결합해 768Gbit의 대용량 다이를 만들었습니다. 6월부터 샘플을 공급 중이며, 이 다이를 16개 적층하면 1.5TB로 패키징한 칩이 나옵니다. 

 

 

웨스턴 디지털, 96층 3D 낸드와 QLC 다이를 발표 

 

 

웨스턴 디지털은 도시바와 낸드 플래시 메모리 개발/제조에서 협력 관계를 맺고 있으며, 하드디스크 업계에서 가장 큰 회사입니다. 도시바와 협력 관계를 맺었기에 기본적으로 발표 내용은 도시바와 같습니다. 96층 고밀도 3D 낸드 플래시와, 1개의 메모리 셀에 4비트 데이터를 기록하는 x4 기술이죠.

 

 

96층 3D 낸드 기술인 BiCS4. 워드라인의 적층 수를 기존의 BiCS3보다 1.5배 늘렸습니다. 이걸로 한개의 다이에서 1Tbit의 대용량이 가능합니다. 또 용량이 같을 경우 다이 면적이 35% 정도 줄어들게 됩니다. 

 

 

4bit/셀의 고밀도 메모리 셀 기술인 X4는 64층의 3D 낸드 플래시와 결합해 768Gbit의 대용량 실리콘 다이를 실현했습니다. 왼쪽은 메모리 셀 어레이의 구조, 둥앙은 메모리 셀 구조, 오른쪽은 메모리 셀 게이트 전압을 16단계로 제어한 결과

 

 

마이크론. 64층 TLC 낸드로 고밀도 저장 실리콘을 어필 

 

마이크론은 인텔과 낸드 플래시 메모리의 개발과 제조에서 협력 관계를 맺고 있습니다. 이번 플래시 메모리 서밋에는 마이크론만 참여해 플래시 메모리의 개발 상황을 소개했습니다.

 

인텔-마이크론 연합의 3D 낸드 플래시 기술은 워드라인의 적층 수에 따라 32층의 1세대, 64층의 2세대로 나뉩니다. 32층 1세대는 이미 상품화가 완료돼 256Gbit의 384Gbit 실리콘이 생산 중입니다. 

 

64층의 2세대는 768Gbit 대용량 실리콘을 공개한 적이 있으나, 이후에는 512Gbit와 256Gbit의 작은 다이를 상품화하는 방향으로 가고 있습니다. 256gbit의 다이 면적은 59제곱mm, DRAM 실리콘 다이와 비슷한 수준입니다.

 

인텔-마이크론의 2세대 3D 낸드 플래시 기술을 저장 밀도가 4.3Gbit/제곱mm로 64층 3D 낸드 플래시 중에선 경쟁 상대보다 저장 밀도가 큽니다. 가장 큰 이유는 CMOS Under Array (CUA)라는 CMOS 주변 회로를 메모리 셀 어레이 바로 아래에 배치하는 레이아웃을 채용했기 때문입니다. 이 기술은 1세대에서도 쓰인 바 있습니다.

 

현재 인텔-마이크론은 3세대 3D 낸드 플래시 기술을 개발 중입니다. 3세대는 실리콘 웨이퍼로 환산한 저장 용량이 2세대의 1.4배 이상 늘어납니다. 자세한 내용은 아직 공개하지 않았습니다.

 

 

마이크론의 3D 낸드 플래시 개발 상황. 2세대 64층 제품의 양산을 본격적으로 시작했으며 올해 말까지 3세대 제품의 생산을 시작합니다. QLC는 시장 요구에 따라 판단할 예정.

 

 

2세대 64층 3D 낸드 플래시 기술로 제조한 256Gbit 실리콘 다이 메모리 셀 어레이이 단면 구조 관찰도.

 

 

낸드 플래시 메모리가 진화하면서 하드디스크를 대체해 나갈 것이라고 어필했습니다. 평면형 낸드 플래시 때문에 15K 하드디스크 생산이 중단됐고, TLC 3D낸드는 10K 하드디스크를 대체합니다. 앞으로는 QLC 3D 낸드 플래시로 7200rpm 하드디스크를 대체할 것.

 

 

2세대 64층 3D 낸드 플래기 메모리 기술로 512Gbit 고밀도 실리콘 다이를 개발.

 

 

한번의 에칭으로 수직 채널 홀을 몇 층이나 뚫어내는지가 관건 

 

 

이번 플래시 메모리 서밋에선 3D 낸드 플래시 메모리의 커다란 시도가 2가지 있었습니다. 하나는 워드라인의 적층 수가 기존의 64층에서 1.5배인 96층으로 대폭 늘어났다는 것입니다. 3D 낸드 플래시 메모리용 에칭 장치의 주요 기업인 Lam Research가 강연한 내용을 보면 96층의 채널 홀을 단 한번의 에칭으로 만들어낸다고 하네요.

 

기존에는 채널 홀의 한계를 적층으로 해결하려 했습니다. 64층이 한계라면 64층 채널 홀 스택을 두개 겹쳐 128층 워드라인을 만드는 것이죠. 그러나 이렇게 두개로 적층하는 건 정렬이나 발열에서 여러 문제가 있어, 가급적 한번의 에칭으로 많은 수의 구멍을 뚫어내는 게 유리합니다. 따라서 한번에 96층 적층을 실현했다는 건 제조 분야에서 의의가 큽니다. 

 

 

QLC 방식으로 저장 기술의 극한을 실현

 

또하나의 큰 움직임은 QLC(4bit/셀) 방식의 채용입니다. 2015년에는 도시바가 QLC 방식의 가능성을 언급했으나 큰 움직임이 없었는데, 올해 들어선 도시바-웨스턴 디지털 연합 외에도 삼성전자와 인텔-마이크론 연합이 각각 QLC 기술 개발에 본격적으로 나섰음을 밝혔습니다. 삼성은 1Tbit의 실리콘 다이를, 도시바-웨스턴 디지털은 768Gbit 실리콘 다이를 QLC 방식으로 제조했습니다.

 

TLC 방식은 게이트 전압을 8가지로 제어했으나 QLC는 16가지입니다. 단순 계산하면 게이트 전압의 간격이 절반으로 줄어듭니다. 즉데이터 기록(프로그램) 게이트 전압 정밀도가 2배로 늘어야 합니다. 그리고 게이트 전압의 유지 정밀도 역시 2배가 되야 합니다. 당연히 TLC보다 많은 불량 비트가 생기게 됩니다. 그래서 ECC 기술이 더욱 중요해집니다. 

 

 

QLC 방식에서 ECC의 강화는 당연하며, 쓰기/읽기 동작에서 디지털 신호 처리 기술의 향상도 필수적입니다. 도시바는 FMS 키노트 강연에서 머신 러닝을 도입한 디지털 신호 처리 기술을 QLC 3D 낸드 SSD를 실현하는 핵심 기술로 꼽고 있습니다.

 

하나의 실리콘 다이에 1Tbit(1,024Gbit) 이상의 저장 용량, 즉 128GB 이상을 실현하는 핵심 기술은 96층의 3D 낸드 플래시와 QLC 기술을 결합했습니다. 96층은 적층, QLC는 멀티 레벨 셀 기술의 극한에 도달한 것입니다. 제조 난이도 역시 매우 어려울 것이나 실현 가능성이 보이고 있습니다. 거의 모든 스토리지가 3D 낸드 플래시 메모리가 되는 시대가 눈앞에 다가오고 있습니다.