웨스턴 디지털이 RISC-V 아키텍처의 SweRV 코어 디자인을 오픈 소스로 공개했습니다. 깃허브에서 관련 자료를 볼 수 있습니다. RISC-V의 보급을 위해서 이렇게 하겠지요? 웨스턴 디지털의 브랜드만 안 쓴다면 코어 수정이나 사용에는 별 제한이 없는 듯 합니다. 

 

SweRV 코어는 2웨이 슈퍼 스칼라와 9 스테이지 파이프라인으로 구성된 32비트 인 오더 코어입니다. 28nm 공정 제조, 최고 1.8GHz로 실행. 성능은 4.9 CoreMark/MHz로 ARM Cortex-A15보다 약간 높습니다.