◎반도체 칩으로 중간 세대의 iPhone 7

　Apple의 iPhone7은 반도체칩으로 보면 중간 세대의 iPhone입니다. 모바일의 핵심 SoC 인 'Apple A10 Fusion'은 이전 세대의 iPhone 6s의 "Apple A9'와 같은 프로세스 공정세대. 트랜지스터의 특성 향상과 다이 크기(반도체 본체의 면적)의 확대로 성능과 기능을 향상 시키고 있습니다. 칩 패키지 기술등 혁신적인 부분이 있지만, 칩 자체는 중개적 이미지입니다.

 

 

　Apple의 모바일 SoC는 iPhone 6s는 Apple A9이고 FinFET 3D 트랜지스터 공정 기술을 채용하고 있습니다. TSMC의 16nm프로세스공정은 "16FF"고 Samsung의 14nm 프로세스공정은 "14LPE"입니다. 16,14 나노공정의 명칭은 다르지만, 실질적으로는 같은 세대의 프로세스 기술입니다. 이번 A10도 마찬가지로 FinFET 공정으로 제조되고 있지만, 프로세스 자체가 개량되었습니다.

 

 

　A10 제조 프로세스는 이전 기사에서 TSMC의 세대 16nm프로세스공정인 "16FF +"이라고 예측했지만 실제로는 TSMC의 3세대 16nm프로세스공정인 "16FFC"일 가능성이 높습니다. 16FFC는 TSMC의 3세대 FinFET 프로세스에서 "C"는 컴팩트를 나타냅니다. 같은 FinFET 프로세스도 더 작고 저렴한 칩이 가능하며, 소비 전력도 줄일 수 있습니다. 모바일에 안성맞춤인 공정입니다.

 

　FinFET프로세스에서는 트랜지스터의 구조가 기존 평면 프로세스와는 전혀 다릅니다. 따라서 생산면 에서의 위험이 있었습니다. TSMC와 Samsung의 모두 FinFET프로세스의 시작은 신중을 기하여 첫 번째 세대의 프로세스의 성능을 억제하고 있었습니다. 양사 모두 일단 FinFET프로세스를 시작한 후에 한단계 높은 트랜지스터 구조로 발전시켜서 성능을 끌어 올린 2세대와 3세대 프로세스를 도입하고 있습니다. A9은 FinFET의 제 1세대, A10는 보다 진보된 2 세대 이상입니다.

 

 TSMC의 3세대 FinFET과정인 16FFC는 이미 양산을 시작하고, TSMC의 생산 시작 서비스 CyberShuttle는 올해(2016년) 1분기부터 진행 되고 있습니다. 파운드리의 최대의 주요 고객인 Apple은 우선적으로 생산 라인을 얻을 수 있으며, CyberShuttle 보다 먼저 A10 제조 시기에 맞춰 나아갈수 있습니다.

 

                                                     Intel 및 파운드리 공정 프로세스 로드맵

 

◎트랜지스터 수가 크게 증가하지 A10

　Apple의 모바일 SoC는 iPhone 5s의 Apple A7(28nm)까지는 Samsung파운드리, iPhone 6 Apple A8의 20nm에서는 TSMC로 옮겼다가 iPhone 6s의 Apple A9에서 TSMC와 Samsung이 같이 생산하였습니다. FinFET 제1세대는 불확실성이 컸기 때문에 16/14nm의 공정에 맞춘 Apple A9칩은 TSMC와 Samsung의 공동 생산 태세를 취한 것으로 보입니다.

 

  그러나 현재의 반도체 칩 설계에서 공동생산 비용 증가는 큽니다다. 물리적 설계의 최적화나 마스크 등의 비용이 치솟고 있기 때문입니다. Apple은 칩 제조는 가능하면 단일 생산으로 하고 싶습니다. 이번은 이미 FinFET프로세스가 잘 돌고 있기 때문에 단일 생산체제가 되었다고 볼 수있습니다.

 

Apple은 iPhone7의 발표 시에 A10의 트랜지스터 수가 3.3B(33억)임을 밝히고 있습니다. Apple의 모바일 SoC는 iPhone5s의 Apple A7(28nm)이 약 1B(10억)이상, iPhone 6 Apple A8 (20nm)이 약 2B(20억)로 밝히고 있습니다. A9의 트랜지스터 수는 밝혀지지 않았지만, A10과 동일한 프로세스 공정세대이므로, A8과 A10에 비교할 수 있습니다. 여기에서 중요한 점은 28nm → 20nm에서는 트랜지스터 수는 2배 가까이 증가하고 있는데, 20nm → 16nm에서는 1.65 배 밖에 증가하지 않았다는 것입니다.

 

                                                               Apple의 Mobile SoC die size 이행도

 

 게다가 칩의 다이 크기는 A10에서 크게 늘어나 있습니다. A7(28nm)가 102mm²였던 것에 비해, A8(20nm)은 88.7mm², A9(16/14nm)는 104mm²(TSMC제) / 96mm²(Samsung제)에서 이번 A10(16nm)는 125mm² 보도 되고 있습니다. 20nm의 A8과 비교하면 A10는 다이가 1.4 배가 늘었고 트랜지스터 수는 1.65 배 늘었다. 20nm → 16nm 다이 면적당에서는 1.17 배 정도 트랜지스터 수가 증가하지 않은 것입니다.

 

매우 간단한 이유로써 파운드리의 FinFET공정은 모두 백엔드 배선층은 20nm공정과 크게 다르지 않고, 게이트피치도 크게 줄어들지 않기 때문입니다. 배선피치와 게이트피치만으로 비교하면 16/14nm 프로세스는 20nm와 거의 같은 세대입니다. 평면 트랜지스터 버전이 20nm에서 FinFET판이 16/14nm과 이름만 다를 뿐입니다. 프로세스의 크기만 보면 20nm와 16/14nm에서는 칩에 탑재 할 수 있는 트랜지스터 수는 변하지 않는 것입니다.

 

                                                 각사의 프로세스의 배선 피치와 게이트 피치의 비교

 

　그러나 트랜지스터가 FinFET되어 3D구조 됨 으로써 트랜지스터의 특성은 훨씬 향상됩니다. 누설 전류가 크게 감소된 소비 전력 당 성능도 향상됩니다. 따라서 칩을 만드는 기반이 되는 셀 라이브러리의 튜닝도 바뀌었습니다. 평면 프로세스와 동일한 성능을 FinFET 프로세스는 보다 고밀도로 실현할 수 있게 된다. 따라서 20nm에서 16/14nm로 이행하면 다이 면적이 축소됩니다. 그렇지만, 그 비율은 극적으로는 가지 않습니다. 그래서 A8 (20nm) → A10 (16nm)에서 다이 당 트랜지스터 수는 1.17 배에 머물게 됩니다.

 

◎트랜지스터 성능의 향상으로 성능을 올림

 이렇게 보면 Apple은 A8이후 공정 기술의 미세화가 완만한 상태에서 성능과 기능을 끌어 올린다는 힘든 싸움을 하고 있는 것을 알 수 있습니다. 그럼에도 불구하고 A8 → A9는 트랜지스터가 평면에서 FinFET에 바뀌었기 때문에 전력 효율이 크게 향상되었습니다. 그 효과로 CPU 코어와 GPU 코어의 동작 주파수를 끌어 올려 성능을 향상했습니다.

 

 이번 A10같은 FinFET에도 2세대 이상으로 전환하여 다시 전력 효율을 높여 성능을 향상시키고 있습니다. A10의 고성능 CPU 코어의 동작 주파수는 최대 2.34GHz 것으로 알려져 있습니다. A8의 1.4GHz에서 A9의 1.85GHz로 1.32배 향상된 속도를 더욱 올려서 A10의 2.34GHz로 1.67배 상승하게 된 것입니다. 2년간 1.67 배의 동작 주파수 향상은 큰것입니다.

 

 동일한 프로세스 공정세대의 다이 면적을 크게 하여 성능과 기능을 향상시킨 A10. 그 대가는 비용입니다. FinFET 프로세스는 프로세스의 복잡도가 상승하기 다이 코스트가 오릅니다. A10는 다이 크기 자체도 iPhon용 칩으로는 최대 크기가 되었습니다. 과거에 120mm²를 넘은 것은 Apple A5(45nm) 뿐입니다. 하지만 Qualcomm의 대형 칩 Snapdragon800 (28nm) 118mm²이었습니다. 크기으로 iPad 용 X 시리즈의 다이 크기입니다. 결과적으로 제조 비용이 상승하게 됩니다.

 

 

 

                                                                        Mobile SoC die size 이행도

 

　조사 회사 IHS Markit가 발표한 iPhone 7 BOM 비용 분석을 보면 역력했습니다. 회사는 A10의 비용을 26.9 달러로 추정 하고 있습니다. 일반적으로 모바일 SoC의 높은 비용도 20 달러 정도 또는 약간 초과하는 정도까지이므로, 이것은 매우 높습니다. 총 비용의 224.8 달러 (32GB 버전)의 12 % 가깝습니다. 즉, iPhone7는 SoC에 돈를 두른 스마트 폰이 되고 있습니다.

 

 

　비용 증가는 더 고성능 SoC를 탑재한 iPad계에도 영향을 줍니다. iPad Pro의 "Apple A9X"는 147mm²의메인 스트림 PC용 CPU클래스 다이 사이즈로 되어있습니다. 다음 iPad Pro위한 "Apple A10X"를 16nm 노드에서 제조한다면, 칩이 대형화 되 버립니다. Apple의 SoC로는 사상 최대의 다이 크기가 될 것입니다.

 

 

 사실, A10X는 차세대 공정인 10nm로 제조된다는 소문도이 있습니다. 16nm 프로세스에서 A10X의 추정 다이 크기가 160mm²을 가볍게 넘을 것 것을 생각하며 ,이 소문에 신빙성이 있습니다. 그렇지만, 처음인 공정은 성숙하지 않기 때문에 칩이 대형화 될수록 수율이 떨어집니다. 또한 프로세스 비용도 많이 들기 때문에 다이 크기의 축소 효과를 상쇄 해 버립니다. 또한 시기적으로도 어렵기 때문에 아직 모릅니다.

 

◎10nm 프로세스로 도약하는 차세대 iPhone

　16/14nm FinFET공정의 A9와 A10. 내년 (2017년)의 차세대 iPhone의 심장부인 'A11'세대는 어떻게 될까요.

 

 

　공정 기술은 10nm에서 거의 확정적으로 좋은 것로 보입니다. 대기업 파운드리는 10nm 공정으로의 전환을 진행하고 있으며, 지금까지 10nm의 상승은 대체로 순조로운 것으로 알려져 있습니다. 1년 후 타이밍이라면, Apple의 요구량을 10nm로 제조 할 수 있다고 추측하고 있습니다. 10nm로 이행하면 배선피치와 게이트피치도 축소하기 때문에 A11은 상대적으로 큰 도약이 될수 있습니다. 칩 제조 기술에서 본다면 다음 A11 iPhone이 큰 전환기입니다.

 

 

현재 16/14nm 노드와 10nm 노드의 차이는 어느 정도 일까요? TSMC가 지난해 (2015년)의 ARM Techcon에서 16FF+ 및 10FF 비교한 것을 밝히고 있습니다. 그에 따르면 이 정도의 성능으로 누설 전류는 30 ~ 70% 감소된다고 설명하고 있습니다. 동작시의 동적 전력은 37% 감소했으며 A10과 동일한 정도의 성능의 칩에도 전력을 크게 줄일 수 있습니다. 즉, 동일한 전력 범위라면 보다 고성능 칩을 쓸 수 있다. 그러나 A10가 16FFC 프로세스공정인 경우 전력 절감 폭은 상대적으로 작아지게됩니다.

 

 

 

 

 

 16FF+에 10FF의 다이 면적의 축소도 50% 정도가 되면 TSMC는 자신있게 말합니다.  A9를 10nm 프로세스로 이행하면 논리부 등은 절반의 크기가 될 것입니다. 그러나 A10가 16FFC 과정이라고 하면 10FF에서의 축소는 더 작아집니다.

 

16FF+ 및 10FF의 비교에서는 전력의 감소율보다 영역의 비율이 높습니다. 이것은 10nm 칩을 16nm 세대와 마찬가지로 설계, 전력 밀도가 상승할 가능성이 있음을 의미합니다. Apple이 A11 세대에서도 100 ~ 120mm²의 다이 크기를 유지하고 10nm로 미세화만큼 기능을 구현 하면, 전력이 상승하고 다이 면적당의 온도가 올라 냉각이 어려워집니다.

 

　따라서 A11세대의 칩 아키텍처는 CPU코어와 GPU코어와 같은 전력 소비가 큰 프로세서보다 상대적으로 전력 효율적인 단위 면적을 늘릴 필요가 있을 것으로 예상됩니다. CPU코어와 GPU코어를 하이 페이스로 늘리면 전력으로 사용할 수 없는 핵심 부분이 나와 버립니다. 다크 실리콘 이라는 문제입니다.

 

 

　사실, 지금까지도 이 문제는 존재하고 있으며, Apple도 SoC에서 프로세서 이외의 부분을 상대적으로 크게 하고 있습니다. 모바일 SoC의 다이에서의 프로세서의 면적은 축소하고 있습다. 이러한 경향은 A11는 더욱 두드러 질 것으로 보이며 공정 기술의 변화는 iPhone의 SoC 아키텍처에도 영향을 미칩니다.