AMD가 GPU의 공정 기술 경쟁에서 앞서다

AMD의 리사 수 CEO는 컴퓨텍스 발표회에서 7nm GPU를 가장 먼저 준비한다고 발표했습니다. NVIDIA의 7nm 제품 윤곽이 나오지 않은 상황에서 AMD가 첫 걸음을 내딛습니다. AMD는 7nm GPU와 CPU를 모두 개발하고 있지만 우선 7nm 공정의 고급형 GPU인 베가를 출시합니다. 7nm 버전 베가는 실리콘 칩이 이미 완성됐으며 컴퓨텍스에서 데모도 시연했습니다. 7nm 베가 기반 컴퓨팅 GPU인 라데온 인스팅트는 현재 샘플 출시 중이며 올 하반기에 제품을 출시할 예정입니다. 

 

현재 14nm 공정에서 7nm 공정으로 전환하며 트랜지스터 밀도는 2배, 전력 효율도 2배가 된다고 AMD는 설명합니다. 베가 GPU 자체의 성능도 1.35배가 됩니다. 트랜지스터 밀도가 2배인데 성능이 1.35배인 건 GPU 다이 크기가 줄어들기 때문입니다. 공개된 패키지 사진을 가지고 추측하면 다이 크기가 14nm 베가의 70% 정도가 된다고 보입니다. 7nm 베가 이후엔 새로운 GPU 아키텍처인 나비(Navi)도 있습니다. 여기에선 다이 크기가 더 커질 가능성이 있습니다.

7nm의 성능은 베가를 제조하는 글로벌 파운드리의 데이터가 있습니다. 글로벌 파운드리의 첫번째 7nm 공정은 7LP. LP라면 대게 Low Power 저전력이지만, 여기에선 Leading Performance의 줄임말로 썼습니다. 즉 성능 위주의 공정이란 것이죠. 7LP는 기존의 193nm 단파장 자외선 레이저(ArF 엑시머 레이저)를 사용한 액침 멀티 패터닝 노광 공정입니다.

 

 

글로벌 파운드리의 7nm 스펙 향상으로 베가의 성능도 향상

 

 

글로벌 파운드리가 IEDM 2017에서 발표한 성능과 전력의 비교입니다. 14nm 프로세스와 7nm 공정을 비교하면 같은 동작 클럭에서 전력 소비는 55% 줄어들고, 같은 전력이라면 성능은 40% 이상 올라갑니다. AMD가 주장하는 2배의 전력 효율은 학회에서 발표한 데이터와 일치합니다.

 

 

트랜지스터의 밀도는 어떨까요? 트랜지스터의 크기를 글로벌 파운드리의 14nm와 7nm에서 비교했습니다. 트랜지스터의 최소 메탈 피치(최소 배선 간격 : Minimum Metal Pitch)와 컨택티드 게이트 피치(게이트 간격 : Gate pitch / CPP), 거기에 핀 피치(핀 간격 : Fin Pitch)의 비교입니다. 글로벌 파운드리는 10nm 공정이 없으니 14nm에서 7nm로 대폭 줄었습니다. 게이트 피치는 84 / 78nm에서 56nm로 배선 메탈 피치는 64nm에서 40nm로. 게이트 피치와 메탈 피치의 단순 면적은 45% 정도 차이납니다.

 

글로벌 파운드리는 SoC 전용으로 7nm에서 6T 표준 셀을 제공합니다. 14nm 프로세스의 표준 셀 SoC 전용은 7.5T에 셀 높이는 480mm입니다. 7nm 공정의 표준 셀은 7.5T에 300mm, 6T에 240mm입니다. 게이트 피치도 줄었으니 14mm 7.5T 셀에서 7nm 6T 셀로 가면서 표준 셀의 크기가 대폭 줄어듭니다. 

 

글로벌 파운드리는 SoC에서 7nm 공정 셀 크기의 평균은 14nm 대비 36%로 줄어든다고 설명합니다. 다양한 종류의 표준 셀을 대상으로 평균을 낸 것입니다. 6T의 셀 높이라면 스탠다드 셀 라우팅이 매우 어려워집니다. 글로벌 파운드리는 자세히 설명하지 않았으나 라우팅 최적화 기법을 도입했다고 발표했습니다.

 

AMD는 14nm에서 7nm로 마이그레이션하면서 회로 밀도가 2배로 늘었다고 설명합니다. AMD는 14nm 공정의 GPU에 7.5T의 표준 셀 라이브러리를 사용했습니다. 따라서 7nm에서 2배의 밀도라는 건 7nm에서도 계속해서 7.5T의 표준 셀을 사용했다는 이야기일 가능성이 높습니다.

 

 

6T는 2핀. 7.5T는 3핀 표준 셀이 나옵니다. 핀 수가 많으면 게이트 면적이 넓어져 구동 능력이 높아집니다. 즉 트랜지스터 성능이 향상되고 동작 클럭도 오르기 쉽습니다. 글로벌 파운드리는 7nm에서 HPC 용으로는 9T 셀을, SoC용으로는 6T 셀을 제공합니다. 

 

 

 

인텔과 다른 회사의 프로세스 노드 이름 차이

7nm는 트랜지스터 밀도가 2배로 늘어, 같은 크기의 다이에 더 많은 회로를 넣을 수 있게 됩니다. 전력 효율은 두배로 늘어, 같은 성능이라면 트랜지스터 소모 전력을 반으로 줄이게 됩니다. 즉 2배 밀도의 칩을 기존과 같은 전력으로 실행할 수 있습니다. 이렇게 보면 7nm 베가에 거는 기대가 큽니다. 

 

문제는 7nm 공정 칩이 순조롭게 양산이 되느냐는 점입니다. 특히 인텔이 10nm 공정 양산에 어려움을 겪는 상황을 보면, 다른 회사의 프로세스 개발에도 의문이 생깁니다. 단순히 숫자만 놓고 비교해도 10nm와 7nm는 7nm 쪽이 생산이 더 어려울 것 같은데요. 실제로 인텔 10nm와 글로벌 파운드리 7nm 공정을 기술적으로 비교하면 숫자로 드러난 것과 다른 모습이 있습니다.

 

 

제조사의 프로세스 기술 비교. 지표가 되는 값인 최소 메탈 피치(최소 배선 간격), 컨택티드 게이트 피치(게이트 간격), 핀 피치를 비교.

 

현재 인텔과 다른 회사의 프로세스 노드는 이름과 실제 크기에 차이가 있습니다. 주요 원인은 파운드리 업체들이 20nm 프로세스 백엔드를 우회해 프론트엔드 방향을 평면 트랜지스터에서 FinFET 트랜지스터로 바꾼 공정을 16/14nm 노드라고 이름붙였기 때문입니다. 그래서 인텔 14nm 공정은 다른 회사의 16/14nm 공정보다 크기가 상당히 작습니다. 다른 제조사의 10nm는 인텔 14nm와 10nm 사이에 있는 크기입니다. 따라서 '10nm 공정'을 비교하면 인텔의 공정만 극단적으로 크기가 작습니다.

 

 

여러 제조사의 10nm 공정 비교. 글로벌 파운드리는 10nm 공정을 건너 뛰었습니다. 

 

 

인텔의 10nm와 글로벌 파운드리의 7nm는 거의 같은 세대

 

 

실제로 인텔의 10nm 공정은 크기로 보아 다른 제조사의 7nm 공정에 매우 가깝습니다. 글로벌 파운드리와 TSMC는 7nm 노드에서 2가지 종류의 프로세스를 제공합니다. 첫째, 기존의 193nm 단파장 자외선 레이저 (ArF 엑시머 레이저)에 의한 멀티 패턴 노광 프로세스 7nm. 그 다음은 EUV (Extreme Ultraviolet) 노광 버전으로 개선합니다. ArF 버전이 올해 양산이고 EUV 버전은 내년에 양산될 계획입니다. 삼성은 ArF용 7nm는 생략하고 EUV 7nm부터 시작합니다. 

 

3가지 종류의 7nm 공정과 인텔 10nm 공정은 스펙이 매우 비슷합니다. 인텔 10nm는 최소 메탈 피치가 36nm, 게이트 피치 54nm, 핀 피치 34nm입니다. 그에 비해 글로벌 파운드리의 7nm는 최소 메탈 피치 40nm, 게이트 피치 56nm, 핀 피치 30nm입니다. 이름과 달리 실제는 인텔 쪽의 크기가 더 작습니다. 글로벌 파운드리가 작은 건 핀 피치 뿐입니다. 

 

 

글로벌 파운드리가 발표한 7nm 스펙

 

 

왼쪽부터 인텔의 Arf 10nm, 글로벌 파운드리의 ArF 7nm, TSMC의 ArF 7nm, 삼성의 EUV 7nm

 

 

TSMC는 글로벌 파운드리와 거의 같은 크기입니다. 메탈 피치는 40nm입니다. 삼성의 7nm는 인텔과 비슷하며 핀 피치는 조금 더 좁습니다. 삼성은 새로운 노광 기술인 EUV를 사용해 미세 가공을 쉽게 개선했기에 제조 착수 시기는 늦어졌습니다. 즉 EUV를 쓰지 않는 ArF 액침 멀티 패터닝 공정에선 인텔의 10nm와 글로블 파운드리/TSMC의 7nm 공정이 있고, 그 중 인텔의 크기가 가장 작습니다.

 

 

배선 아키텍처는 2017년의 IEDM에서 공개

 

인텔 10nm와 글로벌 파운드리/TSMC의 7nm는 거의 동일한 수준으로 보이지만 실제로는 상당한 차이가 있습니다. 글로벌 파운드리의 7nm 공정은 인텔 10nm 공정에 비해 덜 급진적인 공정입니다. 제조에서 어려울 것 같은 부분은 글로벌 파운드리의 7nm가 훨씬 작고, 인텔 10nm가 더 어렵습니다.

 

 

 

좀 더 자세히 보면 그 차이는 명확해집니다. 글로벌 파운드리와 인텔의 배선 구조에서 각 배선층의 간격을 비교한 그림입니다. 인텔 10nm 프로세스와 글로벌 파운드리의 7nm 공정 GP 버전에서, 각 레이어의 배선 간격과 게이트 간격, 핀 간격을 비교했습니다. 가장 아래가 FinFET 트랜지스터의 핀 피치, 컨택티드 게이트 피치, 메탈 레이어의 피치, 최하층 배선 M0에서 M17까지의 배선 레이어가 배치됩니다. 

 

 

글로벌 파운드리의 실제 배선 사진

 

실제로 각각의 메탈 레이어는 배선 높이가 제각각이며, 피치의 배선 폭이나 두께도 다릅니다. 그러나 위에선 높이를 따지지 않고 메탈 게이트의 피치만 비교했습니다. 또 금속 배선 자체의 폭은 피치의 절반인 하프 피치를 나타냅니다. 즉 80nm 피치의 금속 배선은 그림에서 40nm로 그렸으며 컨택티드 게이트도 마찬가지입니다. 어디까지나 메탈 피치를 비교하기 위함입니다. 트랜지스터의 핀 부분만 핀 피치 외에 두께와 높이를 그렸습니다. 

 

 

 

메탈 레이어는 위로 갈수록 급격히 커집니다. 상위 배선층은 전력 공급에 사용하기 때문에, 용량이 큰 직류 전기를 커버하려면 배선 자체도, 피치도 넓어야 합니다. 실제로 최상층 메탈 피치는 그림을 벗어나며 그 부분은 생략했습니다.

 

 

글로벌 파운드리는 7nm 공정에서 고클럭 HPC (High Performance Computing) 버전과 일반형 GP (General Purpose) 버전의 두가지 배선 아키텍처를 공개했습니다. 글로벌 파운드리의 7nm의 HPC와 GP를 비교한 이미지입니다. 라이젠은 HPC, 라데온은 GP 기반으로 추측됩니다. HPC 버전이 메탈 레이어 수가 많으며 상층부가 더 굵습니다.

 

 

 

인텔은 10nm 프로세스의 핀 높이를 변경

 

 

전체 레이어를 전부 늘어놓기 어려우니, 가장 중요한 메탈 레이어만 비교하기 위해 M5까지만 표시해 비교한 그림입니다. 이렇게 보면 두 회사의 공정 차이가 명확합니다. 반도체 칩은 최하층이 트랜지스터로 이 부분의 공정은 FEOL (Front End of Line : 기판 공정)라고 부릅니다. 메탈 레이어는 그 위에 구축한 BEOL (Back End of Line  : 배선 공정)입니다. 지금의 프로세스는 FEOL과 BEOL 사이에 MOL (Middle Of the Line)이라고 불리는 공정이 끼어 있습니다. 더 미세하고 복잡해진 FEOL과 BOEL 사이를 연결하는 새로운 계층입니다. MOL을 위해 이제는 메탈 레이어에 새로 M0 레이어를 추가했습니다.

 

Fin에서 M5까지의 레이어를 비교하면 글로벌 파운드리의 7nm보다 인텔의 10nm가 공격적으로 피치가 좁다는 걸 알 수 있습니다. 트랜지스터의 핀 피치는 인텔 10nm가 34nm인데 글로벌 파운드리의 7nm는 30nm로 글로벌 파운드리의 피치가 좁습니다. 이것은 핀 피치가 좁아지며 기생 용량 때문에 트랜지스터의 성능이 제한되기 때문이라 보입니다. 

 

 

그러나 인텔 쪽이 핀 높이가 높습니다. 핀이 높으면 게이트 면적이 커져 구동 능력도 높아지지만, 핀의 성능을 내기가 어렵습니다. 인텔은 원래 10nm의 핀 높이가 53nm라고 했다가 나중에 발표한 논문에서 46nm로 수정했습니다. 인텔은 10nm의 핀 높이, 폭, 사진을 공개했습니다. 이를 글로벌 파운드리가 공개한 7nm 핀과 비교하면 위 이미지대로입니다. 글로벌 파운드리의 핀 높이는 41~42nm로 추측되며, 핀 폭은 인텔보다 다소 좁습니다. 

 

글로벌 파운드리의 7nm 핀 높이가 42nm면 인텔의 14nm 공정 수준입니다. 인텔 외에 다른 파운드리에서 이미 양산이 된 수준입니다. 즉 글로벌 파운드리는 FinFET의 핀 피치를 좁힌 것 외에 큰 시도를 벌이진 않았습니다. 반면 인텔은 큰 도전을 했지요. 인텔의 10nm가 원래 썼던 53nm는 핀 생성에 문제가 있어 나중에 46nm로 수정한 것으로 보입니다. 

 

따라서 인텔 10nm와 글로벌 파운드리의 7nm는 FinFET의 핀만 가지고도 상당한 차이가 있으며 배선도 다릅니다. 패터닝 기술이나 배선 재료에서 차이점을 보여줍니다.