MemCon 2013는 오전에 기조 강연, 오후엔 기술 강연이 열렸습니다. 기조 강연은 3건으로, 주최자인 Cadence Design Systems, 그리고 메모리 회사인 마이크론과 삼성의 순서로 강연이 열렸는데, 그 중에서 삼성의 강연을 소개하겠습니다.

"New Directions in Memory Architecture, 메모리 아키텍처의 새 방향"을 주제로 해서 미국 삼성 반도체 메모리 시스템 아키텍처 랩의 Bob Brennan 수석 부사장이 나왔습니다. 2013년 4월에 삼성에 입사하기 전까진 1991년 5월부터 2013년 4월까지 주욱 인텔에 있었다네요.

강연 제목대로, 컴퓨터 메모리 아키텍처의 새 방향을 이야기했습니다. 우선 컴퓨팅 장치의 주력이 PC에서 모바일(스마트폰과 태블릿)으로 옮겨가고 있는 상황을 판매량을 통해 예측했는데요. 2016년에 판매량은 PC가 3억 2천만 대, 태블릿이 4억 2천만 대, 스마트폰이 16억 대로 예측됐습니다.

PC, 태블릿, 스마트폰의 판매량 예측

다음에는 메모리 시스템에 대한 수요를 설명했습니다. 메모리 시스템에 대한 요구는 대역폭(데이터 전송 속도)와 저장 용량입니다. 스마트폰이나 미디어 태블릿 등의 모바일과, 클라우드 보급에 따른 서버용 모두 메모리 시스템에서 대역폭 확대와 용량 증가를 요구로 하고 있다는 것입니다.

대역폭 수요 확대. 점점 더 바른 속도를 필요로 합니다.

용량 수요 확대. 모바일보다 서버의 수요 증가가 더 큽니다.

이런 요구에 응한 메모리 반도체는 DRAM과 비휘발성 메모리-지금은 낸드 플래시 메모리-입니다. 하지만 모든 메모리 반도체는 제각각 장단점이 있고, 기술 개발 없이는 성능을 향상시키기 어렵습니다. DRAM은 대역폭, 용량, 레이턴시, 소비 전력이 서로 상반된 관계를 맺고 있습니다. 낸드 플래시는 입출력 속도(IOPS), 기억 용량, 수명, 소비 전력이 상반된 관계입니다. 그래서 삼성은 이들의 장단점을 정삼각형 조합으로 표현하고 있습니다.

DRAM의 성능 향상과 비휘발성 메모리의 성능 향상의 장단점.

DRAM의 개발 방향을 대역폭과 용량으로 나눔

DRAM을 보면 지금까지와 같은 속도 향상은 앞으로 매우 어렵습니다. DDR4까지는 어떻게 되겠지만 그 이후는 불확실합니다. 과거 기술의 연장이 아니라 새 기술을 통한 해결 수단이 필요합니다.

DRAM에선 기억 용량 증가도 어렵습니다. 기억 밀도의 향상을 이끌어 온 공정 미세화가 앞으로 더 진도가 나가기 어려워 그렇습니다. 따라서 이를 해결할 혁신이 필요합니다.

DRAM의 대역폭 향상 추세

DRAM의 용량 증가와 미세화 트렌드

DRAM의 레이턴시 변화. 10년 동안 거의 개선이 이루어지지 않았습니다.

대역폭을 극적으로 개선하는 기술이라면 입출력 수를 대폭 늘리는 Wide I/O가 있습니다. 모바일로는 512개, 서버용으론 1024개의 매우 많은 I/O를 갖춘 DRAM입니다. 기존의 DRAM 기술에선 16개나 32개 정도가 고작이었는데, Wide I/O는 16~64배나 많은 I/O 수를 지닌 것입니다. 따라서 핀 당 입출력 속도를 반으로 낮춰도 기존의 8배 이상 대역폭이 나옵니다.

이렇게 대역폭을 중시하는 메모리 기술의 약점은 기억 용량을 늘리기 어렵다는 데 있습니다. 그래서 DRAM 계층을 2개로 나눠 CPU에 가까운 쪽은 대역폭이 높은 DRAM을, CPU에서 먼 계층을 기억용량이 큰 DRAM을 넣는 아이디어가 나온 것입니다. DRAM 계층화는 메모리 아키텍처의 진화 제 1단계라 규정하면서요.

Wide I/O DRAM의 개요. 왼쪽은 모바일을 위한 모바일 WIO2, 오른쪽은 서버/네트워크를 위한 HBM(High Bandwidth Memory)

모바일 기기와 서버 기기의 DRAM 계층화

DRAM의 계층화 제 1단계

낸드 플래시의 한계는 제어 기술과 3차원화로 돌파

여기서 화제가 낸드 플래시 메모리로 향했습니다. 낸드 플래시에서도 미세화가 대용량화가 어려워지고 있으며, 쓰기 수명이 짧아지고 있습니다. 이 때문에 메모리 컨트롤러에 의한 인텔리전트 제어를 실시해 쓰기 수명을 유지하고 높은 입출력 속도를 유지하는 것입니다. 또 대용량화에선 3차원한 메모리 셀-3D 스케일링-을 염두에 두고 있습니다. 삼성은 이미 3D 낸드 플래시를 양산한다고 발표했지요.

그리고 하드디스크를 주체로 하는 저장소 역시 속도 위주의 낸드 플래시 메모리와 용량 위주의 하드디스크의 2가지 계층으로 엇갈릴 것이라고 합니다. 이 전망은 일부 서버나 PC에선 이미 현실화된 것이지요. 저장소에 낸드 플래시의 보급을 더욱 추진한다는 것입니다.

낸드 플래시 메모리의 미세화와 대용량화

낸드 플래시 메모리의 다시 쓰기 수명

낸드 플래시 메모리의 단점을 해결하는 기술. 컨트롤러 기술을 통해 수명을 늘리고, 대용량화는 3차원 메모리 셀로 해결.

스토리지의 계층화 제 2단계. 이것만 보면 2단계가 먼저 시작될 것 같군요.

DRAM과 낸드 플래시의 사이를 메꾸는 스핀 주입 메모리

그런데 대역폭과 지연시간을 각각 가로축과 세로축으로 잡아 각종 메모리 기술의 위치를 잡으면, DRAM 기술과 낸드 플래시 메모리 기술 사이에 큰 성능 차이가 존재한다는 것을 알 수 있습니다. 메모리 시스템을 구축할 때 이런 큰 성능 차이는 메모리 시스템 전체의 성능을 제한하게 됩니다. 이 차이를 다른 메모리 기술로 메꾸면 메모리 시스템 전체의 성능이 높아집니다. 그 후보가 되는 것이 스핀 주입 메모리 STT-MRAM입니다. sTT-MRAM은 낸드 플래시 메모리보다 훨씬 빠른 비휘발성 메모리를 실현 가능한 기술로 기대를 받고 있습니다. DRAM 기술에 비하면 STT-RAM 기술은 대기 소비 전력과 대이터 유지 성능(DRAM 휘발성 메모리와 비교해서)이 뛰어납니다. 다만 DRAM 기술이 수십년 동안의 양산 실력을 갖춘 데 비해, STT-MRAM은 연구 개발 단계라서 생산 기술이 아직 완성되지 않았습니다.

앞으로 연구 개발을 통해 STT-MRAM 기술 같은 DRAM과 낸드 플래시 메모리의 성능 차이를 메꿀 메모리가 등장하면 메모리 아키텍처가 더 진화할 가능성이 있습니다. 2단계에선 대역폭의 크기에 따라 광대역 DRAM, 대용량 DRAM, 낸드 플래시(인텔리전트 컨트롤러 조합), 하드디스크의 순서가 됩니다. 이것이 새 메모리의 도입에 의해 3단계로 진화합니다. 이 때 메모리 계층은 대역폭의 크기에 따라 광대역 DRAM, 새 메모리, 낸드 플래시(인텔리전트 컨트롤러 조합)이 됩니다.

DRAM과 낸드 플래시 메모리 사이에 큰 성능 차이가 존재하는데, 이걸 메꿀 메모리가 필요합니다.

스핀 주입 메모리(STT-MRAM)와 DRAM의 성능을 비교한 차트

앞으로의 메모리 아키텍처(3단계)

앞으로는 글쓴이의 개인적인 견해입니다. 위의 메모리 아키텍처 예측, 특히 3단계의 아키텍처는 메모리 시스템의 종합 성능을 높인다는 관점에서 상정된 것입니다. 제조 원가는 일단 보지 않는다는 점에서 논란이 되는데, 실제로는 생산 비용이 매우 큰 문제가 됩니다. STT-MRAM이 광대역 DRAM과 낸드 플래시 메모리 사이에 들어가려면, DRAM에 가까운 큰 용량과 DRAM 이하의 가격을 실현해야 할 것입니다.

대용량화와 비용 절감은 STT-MRAM의 개발에서 큰 문제이지만, 삼성은 최대 규모의 반도체 메모리 제조사라 STT-MRAM을 무시할 순 없습니다. 오히려 삼성의 연구 개발팀 외에도 미국의 STT-MRAM 벤처 기업인 Grandis를 2011년에 인수하는 등 적극적으로 개발에 나선 것처럼 보입니다. 최근에는 전 세계 대학에 STT-MRAM의 핵심 기술 개발을 위탁하는 프로그램인 SGMI(Samsung Global MRAM Innovation)프로그램을 책정하고 있습니다. SGMI 프로그램에 의한 위탁 연구는 현재 모집 중이며 연구 자체는 2014년에 시작할 계획입니다.