6페이지

여기에는 적은 몇몇가지 고유한 속도에 대한 중요한 개념을 마음속에 새길 것이 있다. 그것들은 DRAM 코어 주파수, I/O 버퍼 주파수, 메모리 버스 주파수와 데이터 주파수이다. 이것들은 메모리 시스템의 다른 영역에서의 성능 레벨을 기술하는데 쓰인다.

모든 컴퓨터 메모리 모듈들은 데이터 주파수로 표기되어 있다. 예를들면, "800"이라고 쓰인 DDR2-800 이 기술하는 것은 모듈이 데이터 주파수를 800Mhz로 동작시킬 능력이 있다는 것이다. 반면에, IO버퍼와 버스 주파수는 400Mhz로 작동하는데, DRAM 코어 주파수는 오직 200Mhz로 동작할 뿐이다.

주파수와 데이터 대역폭과의 관계는 단순하다. 1개의 신호조각이 1비트의 데이터이다 : 0이나 1. 이 데이터는 아래 순서도에 나와 있듯이 동그란 까만 "활동" 점으로 표시된다. 800Mhz 데이터 주파수가 의미하는 것은 시간당 1비트 데이터를 800 million번 보낼 수 있다는 것을 의미하는데, 그러므로 이 제 품은 초당 800 메가 비트(Mbps) 라는 것과 같다. (NB: 비트와 바이트는 다르다는 것을 기억하라. 8비트=1바이트 이므로 아까 800Mbps 라는 것은 100MBps 이다.)

주어진 데이터 주파수로, 실제적이거나 효과를 내는 데이터 대역폭은 예측치보다 낮게 된다. 예를들어, DDR2 800Mhz 는 모든 주파수를 순수하게 데이터 흐름에 다 이용하지 않는다. 대신에, 특정 양의 주파수는 명령과 제어 신호에 요구된다. 이것은 마치 160GB 하드 디스크를 사고 포맷하고 나면 오직 당신의 데이터를 149GB밖에 넣을 수 없는 것과 같다. 이것은 시스템 레벨 정보인 마스터 부트 레코드나 파티션 테이블이 드라이브를 선점하는것에 의한 것이다.

몇몇 매니악이나 순수 이용자들에게는, 데이터 대역폭을 800Mhz 흐름에 가까이 하거나 넘는 높은 주파수로 오버클러킹 하는 것은 아주 큰 이유가 된다. 이것은 DDR2 1066Mhz 이상으로도 속도를 올릴 수 있다.

듀얼 채널과 싱글채널 모드

또다른 확실한 DDR의 혁신은 전통적인 싱글채널 메모리 버스 대신 듀얼채널 설정을 사용할 수 있는 능력이다. 이 디자인은 메모리 성능을 확실하게 향상시켜 준다. 아주 적은 종류의 칩셋을 쓴 메인보드 만이 이 형식을 지원 하지 않는다.

동기식 듀얼채널 칩셋은, 2개의 메모리를 같은 색 슬롯에 끼면 자동적으로 유저에게 듀얼채널 성능을 부여하는데, 그러나 3개의 메모리 모듈을 4슬롯 메인보드에 사용한다면 메인보드는 다시 싱글채널 모드로 돌아갈 것이다. 비동기 듀얼채널 칩셋은 3개의 DIMM으로도 듀얼채널 모드 작동을 할 수 있는데, 항상 사용자에게 128비트 메모리 성능을 부여한다.

현재 데스크탑 기반 DDR 메모리 기술은 채널당 2DIMM 까지만 지원이 가능하지만, FB-DIMM 기반의 서버와 워크 스테이션의 (Intel CPU의) 메모리 컨트롤러는 채널 당 8DIMM 설계가 되도록 설계가 되었다는 것을 명심해야 한다. 이 하이엔드 컴퓨터들은 보통 쿼드 채널 설정을 갖고 있는데, 최소 4개의 DIMM이 필요하다.

각개 표준 데스크탑 메모리 모듈은 64비트 데이터 폭을 지원하는데, 서버 기반 메모리 모듈은 채널당 72비트 데이터를 사용하기도 한다. : 추가적인 8비트는 오류 정정 코드(ECC) 에 쓰인다. Registered와 FB-DIMM들은 표준 데스크탑 기반 Unbuffered DIMM보다 훨씬 비싼데 추가 성능과 오류 수정 특성에 대한 복잡성 추가로 인하여 그렇다.

CPU와 대역폭 증가

메모리 시스템은 CPU의 발전과 직접적인 연관을 가지고 있다. 더 파워풀한 프로세서가 시장에 나오면, 더 많은 메모리 대역폭이 CPU 프로세싱 속도를 맞추기 위해 요구된다. 느린 메모리 시스템은 빠른 CPU에 충분한 데이터를 주지 못하여, 프로세서가 더 많은 데이터가 올 때까지 놀게 된다. 메모리 시스템의 목적은 가능한 짧은 시간에 다른 일에 대한 엄청난 양의 데이터를 저장하고 모으는데 있다. 동등하게 빠른 메모리 시스템이 없다면, CPU는 놀게 되고 비효율적이 된다.

아래 따라 나오는 차트는 이 현상을 그리고 있다. Moore의 법칙이 기술하기를 CPU 연산 능력은 매 18개월마다 배로 늘어난다고 하고 있다. Intel 의 Core 팀의 수석인 David "Dadi" Perlmutter는 "경제적이고 기술적인 측면으로 단순하게 도식화" 하여 분류한다. 컴퓨터의 효율은 CPU 측의 향상에 동등하게 메모리 시스템에 중점을 두고 있다.

싱글 코어 CPU는 세대 안에서는 단순히 프로세싱 주파수가 올라감에따라 성능이 향상되는데, 세대 안에서 설계상의 진보로 트랜지스터 갯수가 늘어났음에도 여전하다. 2004~2005년에는, 새로운 데스크탑 CPU 디자인이 이제 속도에 따라 성능이 향상되는 1가지 원인에서 2가지 원인으로 변하게 된다 : 프로세싱 속도와 코어 중첩이다.

잠재적인 CPU 성능은 코어 주파수, 프로세서 패키징 안의 코어의 갯수, 캐시 기술의 향상된 예측과 병목현상을 피하기 위한 버스 효율 향상 같은 프리페치 최적화에 의하여 향상된다. 메모리 접근에 대한 데이터 예측과 프리페치 알고리즘은 프로세서 효율에 주된 영향을 끼친다. L1, L2(그리고 L3) 캐시를 포함한 다른 원인들은 그들의 알고리즘 집합과 접근 위치에 쓰인다.

7페이지

메모리 속도 만으로는 CPU 성능에 맞춰줄 수 없기 때문에, 메모리 시스템 디자이너들은 항상 여러가지를 이용하여 향상을 이끄러낸다. 경제적인 이유로, 핵심 목적은 언제나 제조 단가가 가능한한 낮게 잡아졌었다.

속도에 따라 더욱 비싸지는 메모리 속도 향상에 의지하는 것 대신, 혁신적인 디자이너들은 느린 속도 향상의 보상으로 병렬 접근 방법을 만들어 냈다. 이것은 다음 모두가 만들어져 포함되었다. : DDR 기술, 듀얼이나 쿼드 채널 방식, 프리페칭 기술, 등등.

DDR DRAM 기술에서 기본적인 엔지니어링 단가 상승을 막기위해 코어 성능을 200Mhz로 제한한 것은 중요하다. 버스 효율을 높이기위해 높은 작동 주파수로 하는 것은 DRAM 코어 주파수를 올리는 것보다 훨씬 쉽다.

정확한 신호 관리와 전자기 간섭 제어 메카니즘에서을 고려한 디자인과 제조상 발전은 메인보드와 메모리 모듈에서는 강제적인 것이다. 그러므로, 메모리 향상은 DRAM 디자이너의 고려에 대해서만이 문제가 아니라, CPU 설계자, 칩셋과 DRAM 디자이너에서 메인보드와 메모리 모듈 제조사까지 폭넓은 협력을 매개로 한 노력이 필요하다.

메모리 컨트롤러

메모리 컨트롤러의 역할은 명령, 관리, 그리고 메모리 모듈과의 신호 경로 지정이다. 각각의 DRAM은 보통 4개나 8개의 메모리 뱅크를 가져 MS Excel 워크시트 같이 비슷한 방법으로 접근이 된다. : 행과 열로써. CPU가 언제든지 데이터를 읽거나 저장하려 하면, 메모리 컨트롤러를 거쳐 이것을 RAM으로 정보를 보낸다.

Intel은 이미 첫세대 DDR3 메인보드를 "Bearlake" 3 시리즈 제품군으로 만들어 올해 내놓았는데 P35와 X38 칩셋이 그것이다. Nvidia와 AMD에서 나올 미래의 칩셋은, 그들 고유의 CPU에 있어, 2008년에 DDR3를 지원할 것이다. 현재의 DDR2/DDR3 "콤보" 보드는 현존하는 DDR2 800 램이나 새로운 DDR3-1066/1333 메모리 모듈을 지원할 능력이 되지만, 동시에 두개를 같이 쓰지는 못한다. DDR2와 DDR3는 다른 메모리 슬롯을 사용하여 그들은 그들 고유의 키 notch 구역이 있다.

AMD는 메모리 컨트롤러를 CPU 안으로 집적 시킨 유일한 주 프로세서 제조사이며, 이것은 3년 전 Athlon 64를 발매했을 때 이미 끝났었다. Intel은 늦은 2008년에 이 경향을 그들의 새로운 "Nehalem" 코어로 따라가야 한다. AMD는 그들의 3세대 HyperTransport 기술을 지원할 것인데, 코드네임 AM2+이라고 불리우는 새로운 소켓으로 선보일 것이며, 이 소켓은 이달 말에 나온다. AMD는 DDR3 기술을 곧 나오는 AM3 소켓 형식에서 지원할 것이며 로드맵에 따르면 2008년 언젠가부터 45nm Deneb, Propus와 Regor 코어로 지원할 것이다.

흥미롭게도, AMD는 프로세서-소켓간의 하위 호환성을 지원하는 정책이라, 우리는 이 45nm 코어가 예전 세대의 소켓과 호환 될 것으로 예상하고 있다.

CPU 패키지에 메모리 컨트롤러를 집적할 때 즉각적인 경제적 이득은 특수한 플랫폼의 메인보드 제조상 단가의 절약을 들 수 있다. 기술적인 이득은 데이터 전송 열의 스테이지를 삭제할 수 있다는 것이다. 메모리 컨트롤러를 내장 하는 것은 물리적인 FSB의 요구를 없앤다. 이것은 메인보드 제조사에게 디자인과 테스팅 과정을 단순하게 하고 그 짐을 CPU 디자이너에게 씌운다. - 더 적은 EMI 문제와 전체 시스템이 타고난 저전력 디자인을 가지게 된다. 이론적으로 이 배합은 FSB 언저리에서 나오는 대역폭 병목 현상을 없애 메모리 성능을 확실히 늘릴 수 있다.

내장 메모리 컨트롤러의 단점은 프로세서 다이 공간을 점유하여 L1, L2 그리고 L3 캐시에 쓰여야 할 공간에 들어가 앉는다는 것이다. 당신은 또한 Intel 시스템 같이 칩셋을 선택하는 방법 대신 싱글 내장 메모리 컨트롤러를 사용함으로써 성능이 제한되기도 한다. 추가로, 어떠한 DMA든 AMD 시스템에서는 메모리를 얻기 위해선 CPU를 거쳐가야되는데, 여기서 그래픽 카드처럼 빠른 접근을 요하는 컴포넌트 파트는 추가적인 지연시간을 만들게 된다.

8페이지.

지연시간

각각의 DDR 세대의 진보는 빠른 데이터 속도에서 높은 저장용량을 가지게 해주었으나, 그 교환 조건으로 안정성 저하와 신호 정확성을 요구한다. 그러므로, 각각의 DDR 세대는 높은 신호 지연시간으로 높은 주파수를 융통하게 된다.

지연시간은 시간에서 멈추거나 지연되는 것으로 간주되는데, 메모리 서브시스템은 다른 메모리 명령간 멈춤을 요구한다. 이것은 마치 기차가 역으로 움직이고 승객 승/하차간 멈추는 것과 비슷하다.

많은 종류의 지연시간이 있다. CAS 지연시간은 가장 중요한 것중 하나로 간주되나, DDR 메모리 세대에서 이것은 몇몇 지연시간 값들의 조합으로 이것 하나로는 중요도가 낮아지고 있다. 많은 메모리 모듈이 Cas Latency를 CL이나 간편히 C로 표기하고 있다. 그러므로, CAS 지연시간이 3 클럭 사이클인 메모리 모듈은 보통 CL3나 C3로 표기된다. 이 것에 대한 최적화는 나중에 논의하기로 하자.

개량 발전

높은 데이터 대역폭 요구에 맞게 구동하기 위해, DDR에는 개량이 될때마다 여러가지 기술들이 내재되어, 가능한한 경제적으로도 관리를 하고 있다.

메모리 주파수를 늘려 데이터 전송률을 늘릴 때 접하는 2가지 과제가 바로 신호 잡음 레벨과 타이밍 정확도 이다. 이것은 유효 데이터 창(DVW)과 가끔 연관이 있다. 유효 데이터 창은 이따금 데이터 유효 창(헷갈림으로 인해) 이나 간편히 "Data Eye"로 불리우기도 한다. 이것은 신호 레벨의 안정성을 검사하기 위해 쓰이는 주된 인자이다.

다양한 잡음 제거 정책이 쓰였었다. 예를들면 : DDR1 에서는 메인보드 저항 제거 방법이 쓰였는데, DDR2 에서는 다이 상 제거 방법이 쓰였다.(ODT) DDR3는 ODT를 개량하여 동적으로 ODR 값을 상황에 따라 조정하도록 한다. 다양한 신호 조정 기술과 혼합될 때, 데이터 무결성은 빠른 전송률에서 합리적으로 관리된다. 모든 메모리 모듈과 메인보드는 테스트가 요구되며 다양하게 내장된 기능이 제대로 작동하기 위해 디자인과 선조립 때 신호 정확성이 입증되어야 한다.

높은 효율과 낮은 열 발산을 이루기 위해, 메모리 전압은 떨어져야 한다. 데이터 센터 소유자, 데스크탑과 노트북 소비자는 더 환경 친화적이고, 긴 모바일 컴퓨팅 사용 시간과 일반 작동 단가를 떨어트리기 위해 이제 더욱 낮은 전력 소모 컴퓨터에 흥미를 가지게 된다.

근대 데이터 센터는 작동을 관리하기 위해 엄청난 양의 공기 냉각을 시키게 된다. 예를 들어, LucasFilm의 데이터 센터는 25톤의 냉각제와 32개의 에어컨 유닛을 그들의 시스템 가동을 위해 쓴다. 전력 효율은 보통 와트당 성능비로 계산하여 전력이 어떻게든 내려가면 이것도 성능상으로는 산업계에서는 혜택이 된다.

컴퓨터에서의 메모리 시스템은 다년간의 진보 계획과 산업계에서의 폭넓은 협의가 없이는 주된 패러다임 이동이 일어나지 않는다. 리비젼 후의 리비젼은 JEDEC의 제시에 의해 일어나며 위원회 파트너가 모든 디자인을 살펴보고 비준하는 절차를 거치게 된다.

제조 과정에 들어가는 테스트 장비와 제작에 대한 엄청난 비용은 보통 유닛당 몇백만 달러는 우습게 들 정도로 비싼 자동 테스트 장비 (ATE)로의 전환을 명백하게 꺼리게 만든다. MOSAID 시스템의 Brad Snoulten에 따르면, 2가지 주된 과제는

- 메모리 제조사들은 생산력 발전이나 엔지니어링 테스트 요구에 부응하기 위해 몇백만 달러의 테스터기를 구입하거나 교체할 능력이 없다.

- 메모리 ATE 벤더들은 긴기간 사용할 수 있는 알맞은 솔류션을 디자인하는 과제로 일하고 있다. 이 문제들은 아주 적은 메모리 이윤으로 인해 더 악화 시키며 기기 복잡성을 계속 증가시킬 것이다.

점점 개량되어 가는 과정이, 갑작스런 디자인의 혁신보다 낫다.

9페이지.

GDDR

만약 당신이 최근 3년 안에 PC구입을 하였다면 아마 최소한 1개의 PCIe 그래픽 확장 인터페이스를 가지고 있을 것이다. 이런 그래픽 카드들은 DDR이나 GDDR 메모리에 특화되어 있는데, 아주 적은 몇십MB에서 GB 이상의 메모리까지 다양하다.

GDDR은 엄청난 대역폭을 요구하는 고성능 그래픽 카드에 보통 쓰인다. 이것은 DDR에 대해 고유한 설계를 가지고 있어서 같다고 오해하면 안되며 GDDR 관련된 것은 JEDEC DDR 표준 사양에 부합하지 않는다.

최근 GDDR 기술은 5세대까지 개량되었는데, 편하게 GDDR5로 표기한다. 세대간의 주된 차이는 성능과 대역폭이다. DDR과 비교하면, GDDR은 높은 성능을 내지만 제조 단가가 더 높고 전력 소모도 심하다.

GDDR3는 2.0v로 작동하여 DDR3의 1.5v에 비해 대조적인데, 추가전압은 GDDR로 하여금 더 빠른 성능을 내게 해주지만 누설 전류를 더 많이 내게 하는 경향을 띄게 하며, 이것은 연산 도중 더 많은 열을 방출하게 된다. 이것과 큰 그래픽 코어가 혼합된다는 것은 그래픽 카드가 가끔은 CPU와 메인보드의 메인보드의 혼합 열량보다 더 많은 열을 방출한다는 것이기도 하다.

GDDR은 폭넓은 데이터 인터페이스와 큰 프레임 버퍼를 가지고 있다. 그래픽 카드 같은 GDDR 기기는 DDR에 비해 낮은 유닛당 저장량을 가지고 있다.;이것은 높은 전력 소모와 단가의 상승을 초래한다. 기기에서의 GDDR 메모리 용량 상승은 전력 소모와 기기 가격 원인을 알맞게 조정할 것이다.

QDR과 XDR

QDR 메모리 시스템은 Cypress Semiconductor, IDT 그리고 NEC와 함께 1999년에 협력 개발 노력이 시작되었다. 그때부터 Micron Technology, Renesas, Samsung Electronics 와 Hitachi 가 같이 뛰어들었다.

우리는 많은것을 예상할 수는 없지만, 만약 한다면, QDR 메모리에 대해서는 DDR 메모리를 가장 중요한 원인으로 교체할 것으로 본다. - 저단가로는 입맛을 채우지 못한다. 두번째로, 많은 제조사들이 직면해 있는 메모리 기술의 주된 패러다임 전환과 같은 효과를 가지게 된다.모든 것은 경제적이고 실용적으로 떨어지게 된다.

QDR의 데이터 주파수와 유효 데이터 창이 확실히 높고, 아주 낮은 지연시간이 있어도, 이것은 DDR에 비교해 낮은 메모리 용량을 가지고 있다. QDR3 메모리 용량 표준은 MB 단위로 DDR3가 모듈당 8GB인것에 대조적이다. QDR 설계는 고성능 통신 어플리케이션에 특화된 것이었다.

Lattice Semiconductor에 따르면, QDR에 비교했을 때의 DDR 기술의 단점은 :

- 쓰기와 읽기가 1개의 양방향 데이터 버스를 공유하며, 그리하여 총 대역폭이 QDR 설계에 비교하여 반 정도가 된다. 이것은 쓰기 읽기 비율이 1:1에 가까울 때 확실히 나타난다.
- 데이터 전송에서의 인터럽트는 리프레시가 필요하다.
- 접근 지연시간이 높다.
- 전원을 킨 후 초기화를 필요로 하며, 접근 전/후에 열의 활성/재충전이 필요하다. (메모리 인터페이스는 이것을 단순화 시킨다.)

흥미로운 것은 현재 QDR과 심지어 ODR 메모리 까지 시장에 나와있다는 것이다. Sony PlayStation 3가 DDR의 클럭 사이클당 2비트 데이터와 비교되는 클럭 사이클당 8비트 전송이 가능한 Rambus의 XDR(Extreme Data Bus) 디자인을 사용한다. XDR 디자인은 현재 Samsung, Qimonda, Elpida, IBM, Toshiba, AMD 등등에서 쓰이고 있다. 이 메모리 시스템들은 아주 비싸며 DDR 같이 널리 퍼지지 않았다.

DDR2 종류 중 DDR2+(또는 Enhanced DDR2) 라고 불리우는 희귀한 메모리 타입이 있는데 이것은 코어 주파수를 333Mhz 병렬로 동작 시킬 수 있는데 DDR2 표준은 200Mhz 로써 DDR2+는 또한 QDR 컨소시엄에서 합작 개발한 것이다.

다음에 우리는 모바일 DDR과 온도 보상 자가 재충전, 부분 배열 자가충전, 깊은 전력 절약과 클럭 정지 모드 같은 내재 되어 있는 DDR 기술과 DRAM 패킹과 스태킹 기술에 대해 보겠다.

PC 메모리의 비밀 - 파트2

1페이지.

머릿말

Ryan Leng은 하드웨어, 소프트웨어, 네트워킹, 보안, IT 정책 정의와 강의등을 주관하는 컴퓨터 시스템 주식회사 회계 감사원 겸 독립 기술 컨설턴트이다.

원래는 컴퓨터 과학/경제에 대해 공부 했었고, 그는 컴퓨터 하드웨어 통합, 소프트웨어 디자인과 공학, 감시 시스템, 광고, 멀티미디어 제작, 유저 인터페이스 공학과 그래픽 디자인 관련 등 많은 곳에서 일하였다.

Ryan은 얼마 전 그의 비공식적인 책인 DDR technology로 우리 bit-tech에게 와닿았으며, 우리는 이 책을 읽고 이 책의 깊이와 자세함, 복잡한 설명들을 쉽게 이해할 수 있게 잘 설명 한 것에 대해 깊은 감명을 받았다.

당신이 메모리 기술에 대한 지식이 아주 많다 하더라도, 이것은 여전히 PC 설계의 기본적인 부분으로 아주 흥미로울 것이다. 우리는 그가 작업한 부분을 몇몇 부분으로 나누었고, 첫번째 부분을 basics 라는 부분으로 공개하였다. 이 정보는 단지 아주 큰 문서에서 발췌한 것일 뿐이다.

당신이 바로 전 기사를 읽지 않았다면 우리는 당신이 더 나아가기 전에 이전 기사를 읽기를 강력히 추천하는데, 이 전 기사에서 이어져 나오는 정보이기 때문이다. 첫번째 기사는 메모리 개념, 토폴로지와 메모리 개량, 싱글과 듀얼채널 메모리 컨트롤러, 지연시간, EMI 문제와 GDDR, QDDR과 XDR 메모리에 관해서였다.

작은 DDR 폼팩터

SO-DIMM은 모바일 메모리에서 가장 공통적인 종류이다. : 크기가 표준 DIMM의 거의 반이며 세대에 따라 연결 핀 갯수가 다양하다. 이것은 대부분 노트북, 엠베디드 시스템, 프린터와 하이엔드 네트워킹 기기에서 발견된다. 작고 이동성 있는 DDR에 대한 다른 규격이 많은데, 미니와 마이크로 DIMM 그리고 또다른 것이 아래 표에 있다.

SO-DIMM 같은 모바일 DDR 규격은 동적 전력 조정 형식을 가지고 있어 배터리 수명과 전력 소모를 최소로 하도록 도와준다.

이런것들은 부분 열 자가 재충전(PASR), 온도 보상 자가 충전(TCSR)과 깊은 전력 다운(DPD)을 포함한다. 모바일 메모리 디자이너들은 항상 건강한 전력대비 성능 관리가 계속 되어야 한다. 개개적인 DRAM 제조사들은 제조사 고유의 전력 절약 기술을 갖고 있는데, 예를 들자면, Elpida 메모리는 Super Self-Refresh(SSR) 이라로 불리우는 기술을 가지고 있어 DDR1 의 자가 재충전 전류를 95%까지 절감 시킨다. 이것은 현존하는 TCSR에 ECC를 첨가한 향상판이다.

모바일 메모리 전력 소모의 성질을 이해하기 위해, 우리는 이 기본 식을 이해하여야 한다.

저전력 모바일 DDR과 표준 DDR 모듈은 다른 핵심 차이점이 있다. : 이것들은 초기화 순서, I/O 차이점과 클러킹 특성을 포함하고 있다. 핵심 초기화 차이점은 명령 시작 순서를 포함하며, 표준 DDR 메모리에서는 드라이브 강도를 포함한 다양한 파라미터를 위해 Delay-Locked Loop(DLL)을 설정하기 위해 Load Mode Register 명령을 사용한다.

모바일 DDR 모듈의 전력 관련 압박 때문에, 클럭 엣지로의 데이터 정렬을 위해 쓰이는 DLL 회로는 제거되었다. 이 제거는 왜 SO-DIMM을 쓰는 시스템이 비교군인 데스크탑 부분에 비해 약간 느린지에 대한 이유가 된다. 높은 품질의 DDR IC와 PCB를 사용하는 것으로 제조사는 이것에 대한 보상을 할 수 있다.

우리의 모바일 DDR 형식을 논의하기 전에, DRAM 재충전 기술의 기본적인 성질을 보도록 하자.

2페이지.

DRAM 자가 재충전 기술

PC의 RAM은 심지어 데이터를 읽는 중이 아니더라 하더라도 모든 캐패시터의 충전 등급을 양호하게 관리하기 위해 계속적인 자가 재충전이 필요하다. 이 디자인과 사용 물질로 인해, 캐패시터 안의 전자는 시간이 지날 수록 약간씩 누출된다. 결국, 데이터가 안정적으로 읽히지 않는 시간이 발생되며 그러므로 전력은 꼭 재충전 되어야 한다.

이것이 ROM이나 플래시 메모리 같은 비휘발성 메모리와 RAM과의 주된 차이점이다. 핸드 헬드나 노트북같은 모바일 기기에서, 이런 자가 충전은 전력 소모를 줄이는 방향으로 변경될 것이고, 그리하여 배터리 수명을 늘릴 것이다.

이어지는 섹션은 모바일 DDR에서 쓰이는 각기 다른 방법의 전력 절약 방법이다.

1. 온도 보상 자가재충전
2. 부분 열 자가 재충전
3. Deep Power down
4. 클럭 정지 모드

컴퓨터가 Sleep 이나 Hibernation 모드일 때, 메모리 내용물은 하드디스크 드라이브로 복사되는데, 데이터를 보호하기 위해서이며, 자가 재충전 기능을 끄기 위해서이다.

온도 보상 자가 재충전 (TCSR)

온도 보상 자가 재충전은 대부분 SO-DIMM에서 찾을 수 있다. DDR1과 DDR2는 1개의 자가재충전 모드를 가지고 있으며 DDR3는 기술을 향상시켜 2개의 온도 보상 자가 재충전 모드를 가지고 있다. DDR3 온도가 섭씨 85도 아래이면, 재충전 간격은 7.8 마이크로 세컨드이다. 만약 작동 온도가 섭씨 85도에서 95도 사이라면, 재충전 간격은 3.9 마이크로 세컨드가 요구된다.(2배 빨라진다.)

이 아이디어는 DRAM이 데이터를 가지고 있는 시간이 작동 온도에 직접적으로 연관되어 있다는 원리에 기반한 것이다. 높은 온도는 DRAM으로 하여금 전하 누출이 빨리되어 데이터도 그만큼 빨리 잃어버리게 된다. 그러므로, 주어진 시간에 데이터를 양호한 상태로 보호하기 위해 더욱 자가 재충전 기간이 필요한 것이다.

온도가 낮으면, 자가 재충전 시간이 더 길어져, 이론적으로는, DDR3 작동 온도가 섭씨 85도 이하일 때, 전력 소모를 50%가까이 절약할 수 있다. 데스크탑 메모리 모듈에서는, DIMM의 온도가 섭씨 60도 이상 오르는 일이 드문데 왜냐하면 일반적으로 쿨링에 대해 더 많은 공간이 있기 때문이다.

재충전 주기는 DRAM 제조사마다 약간씩 차이가 난다. - 이것은 회로와 각기 회사마다의 칩 제조 기술에 따르지만, 이 차이점이 또한 모바일 메모리와 기기 BIOS 간의 몇몇 호환성 문제를 일으킬 수 있다. 몇몇 제조사는 그들이 장착하거나 온 다이 되어 있거나 DIMM에 장착 되어 있는 온도 센서를 이용하여 이것에 기반하여 약간 차이가 있는 형태로 적용한다. - 온다이는 특히 메모리 코어 온도를 검출하며, DIMM 상에 장착 되는 것은 환경 온도를 검출한다.

부분 열 자가 재충전 (PASR)

DRAM 칩에서, 행과 열로 구성되어 있는 메모리 뱅크가 있으며, MS Excel같은 프로그램 같이 스프레드 쉬트의 워스쉬트와 비슷하다. PASR을 이용하면, DRAM은 어드레싱에 있어 특정 자가 재충전 행동이 미리 프로그램 되어 있어 이들 행과 열만을 전력 소모 절감을 위해 자가 재충전을 한다.

예를 들면 :

- 전 배열 : 뱅크 0, 1, 2, 3
- 반 배열 : 뱅크 0, 1
- 1/4 배열 : 뱅크 0
- 1/8 배열 : 뱅크 0에서 열 주소 MSB=0인 곳
- 1/16 배열 : 뱅크 0에서 열 주소 MSB와 MSB-1인 곳이 둘 다 0인 곳

자가 재충전 시기 때 저전력 소모를 만들려면, 모바일 DDR은 나머지 뱅크는 그대로 두고 특정 뱅크만을 선택적으로 재충전 하는 기능을 디자인 하여야 한다. 원하지 않는 데이터의 뱅크는 재충전 되지 않을 것이다.

3페이지.

자가 재충전 전류는 적은 배열이 재충전 될 때 떨어지지만 온도가 높아질수록 소모 전류는 자동적으로 증가하는데, 왜냐하면 배열이 더욱 더 자주 재충전 되야 하기 때문이다. 이 형식은 보통  칩에 내장된 온다이 열 센서를 이용하며 칩이 자기 스스로 그것의 정확한 온도를 탐지한다.

Deep Power Down(DPD)

Deep Power Down 방식에서는, 내부 전력 공급이 끊어지며 모든 재충전 작업이 보류된다. 그 결과, 데이터는 DPD 방식으로 들어간 후에 저장되지 못한다.

보통 작동에서는, 1개의 활성 뱅크가 80mA 이하의 전류를 소모하게 된다. 재충전이 활성화 되면, 전력 소모는 보통 작동 때보다 3배 정도 커지게 된다. 그러나 DPD 방식에서는, 전류 사용이 10 마이크로 암페어까지 절약된다.

클럭 정지 방식

이 형식은 적은 클럭 동작을 가짐으로 전력 소모를 줄이는 것이다. 여기에는 Micron Technology에 따르면 2가지 방법이 지배적인 방법이다.

- 데이터 전송이 다른 비율의 속도를 요구할 때 클럭 주파수를 바꾸거나.
-  CK가 Low와 High일 때 전 기간 클럭 정지 모드를 위해 CKE를 High로 잡는 것이다.

이 방법은 개개 제품의 요구에 기반한 방법이다. 모바일 DDR 메모리는 클럭 주파수를 작동시 변경할 수 있지만, 이것은 모든 타이밍과 메모리 재충전 요구 사항이 부합할 때만 허용된다.

JEDEC에 따르면, 클럭은 아래 상황에서 완벽하게 정지될 수 있다.

- 읽기 버스트 시의 모든 데이터 아웃을 포함하여 (ACTIVE, READ, WRITE, PRECHARGE, AUTO REFRESH 나 MODE REGISTER SET 같은) 마지막 명령어가 실행 완료 되고; 접근 명령당 클럭 펄스의 갯수는 기기의 AC 타이밍 파라미터와 클럭 주파수에 의존한다.
- 연관된 타이밍 상황(tRCD, tWR, tRP, tRFC, tMRD) 이 부합한다.
- CKE가 High로 유지된다.

4페이지

DRAM 패키징

메모리 칩 패키징 디자인은 산업이 SDR에서 DDR로 옮겨갔을 때 확실하게 바뀌었다. 몇몇 DRAM 패키징의 공통적인 것은 Thin Small-Outline Package (TSOP), Chip-Scale Packaging (CSP), Low-Profile Quad Flat Pack (LQFP) 와 Ball Grid Array (BGA)이다.

DDR에 쓰이는 가장 공통적인 패키징은 BGA나 TSOP인데, TSOP는 DDR 1에서 더 공통적으로 쓰이고 현재의 DDR2와 DDR3 표준은 FBGA를 사용하는 것이 DRAM 제조사들의 부차적인 변화일 뿐이다.

FBGA에서의 주된 장점은 높은 집적률, 좋은 열 발산과 짧은 연결 선으로 이것이 적은 신호 왜곡을 야기한다. FBGA는 Fortified BGA와 혼동해서는 안되는데, 이것은 이 페이지의 아래에 설명 되어 있다.

BGA-PCB 간 스트레스

반면에, 칩 아래에 격자 형식으로 배열된 짧은 연결선들은 열 팽창과 수축 사이클 시에 각각의 핀과 솔더 볼 사이에 일정치 않은 스트레스를 야기할 수 있다. 이것은 DRAM이 열을 받아 부착된 PCB와 다른 비율로 팽창 할 때 일어난다.

PCB와 DRAM 칩간의 다른 비율의 팽창은 솔더 볼에 스트레스를 주고 연결의 파쇄를 야기한다. - 이것은 왜 사용자가 DRAM 전압을 사양 이상 올려 주지 않는 가에 대한 이유인데, 최소한 메모리를 시원하게 하려는 추가적인 노력이 있다. 높은 전압은 더 많은 열을 생성하고 빠른 비율로 내부 DRAM 회로를 망가트리게 된다.

OCZ(FlexXLC, Reaper, ReaperX) 와 Corsair(DHX, Dominator) 의 특정 메모리 모듈은 향상된 열 기술을 가지고 있어 열 주기 때의 DRAM과 PCB 사이의 모순을 감소시킨다.

OCZ와 Corsair의 방법은 그들의 PCB 발열 전도 기술의 효율성을 확인 시켜주어 그들의 모듈을 극한의 온도 사이클에서 긴 기간 스트레스를 주어, DRAM 볼 연결 파쇄를 X-Ray로 검사해본다. 이것은 극단적으로 시간을 소비하는 과정이며 오버클러커들은 마음에 새겨놓아야 할 중요한 요점이다.

이전에도 언급하였듯이, BGA 기술의 또다른 변조 버젼은 Fortified-BGA이다. 이름이 의미하듯이, 이것은 DRAM 연결 점을 강화함으로써 (뜨거울 때에서 추울 때로 갈 때, 또는 그 반대) 열 주기의 안정성을 향상시킨다. DRAM 아래의 솔더 볼 지름은열 주기 때 솔더 접합점의 안정에 직접적으로 균형을 맞추게 된다. 큰 질므은, 더 좋은 안정성을 제공할 것이다 - 이것은 왜 특정 메모리 모듈이 높은 온도에서 내성이 있는지를 설명해준다.

출처: http://www.bit-tech.net/hardware/2007/11/15/the_secrets_of_pc_memory_part_1/1